公开(公告)号：US08476882B2

公开(公告)日：2013-07-02

申请号：US12895555

申请日：2010-09-30

申请人： Jia Luo ,  Jon Cronk ,  Chuong Nguyen

发明人： Jia Luo ,  Jon Cronk ,  Chuong Nguyen

IPC分类号： G05F1/40

CPC分类号： H02M3/156

摘要： The present invention uses a reference voltage that varies within a Pulse Width Modulation (PWM) cycle to generate the PWM signal. This allows for stability in the feedback of Constant On-Time (COT) control for buck controllers when low Equivalent Series Resistance (ESR) capacitors are used as the output capacitor. The reference voltage is adjusted using features of a PWM cycle in a voltage mode without using external inductor current information.

摘要翻译： 本发明使用在脉冲宽度调制（PWM）周期内变化的参考电压来产生PWM信号。 这使得当使用低等效串联电阻（ESR）电容作为输出电容时，降压控制器的恒定导通时间（COT）控制反馈的稳定性。 在电压模式下，使用PWM周期的特性调整参考电压，而不使用外部电感电流信息。

公开(公告)号：US08274264B2

公开(公告)日：2012-09-25

申请号：US12708871

申请日：2010-02-19

申请人： Aleksandar Prodic ,  Zhenyu Zhao

发明人： Aleksandar Prodic ,  Zhenyu Zhao

IPC分类号： G05F1/00

CPC分类号： H02M3/158

摘要： A method for improving heavy-to-light load transient response in low-power switch-mode power supplies is described. It uses a negative voltage input power rail and a digital controller with an extended duty ratio control value to provide faster discharging current slew rate in the switched mode power supplies (SMPS) inductor.

摘要翻译： 描述了一种在低功率开关模式电源中改善重轻负载瞬态响应的方法。 它使用负电压输入电源轨和具有扩展占空比控制值的数字控制器，以在开关模式电源（SMPS）电感器中提供更快的放电电流转换速率。

公开(公告)号：US20120153916A1

公开(公告)日：2012-06-21

申请号：US12974903

申请日：2010-12-21

申请人： Jason Weinstein ,  Zhenyu Zhao ,  Jingquan Chen

发明人： Jason Weinstein ,  Zhenyu Zhao ,  Jingquan Chen

IPC分类号： G05F1/618

CPC分类号： H02M3/07 ,  H02M3/157 ,  H02M3/1588 ,  Y02B70/1466

摘要： A controller produces high-side and low-side control signals. The high and low-side signals are used to switch high-side and low-side transistors in the power stage to control the voltage across the power stage output capacitor of the power stage. A boost feedback charge pump receives the low or high-side signal to increase the charge on a charge pump output capacitor. The controller is configured to send Pulse Frequency Modulation (PFM) high and low-side signals that control the voltage on the power stage output capacitor and charge the charge pump output capacitor. The controller is also configured to send boost feedback (BFB) high and low-side signals that charge the boost feedback capacitor, but are designed to not significantly change the charge on the power stage output capacitor.

摘要翻译： 控制器产生高端和低端控制信号。 高低侧信号用于切换功率级的高侧和低侧晶体管，以控制功率级功率级输出电容器两端的电压。 升压反馈电荷泵接收低电平或高边信号以增加电荷泵输出电容器上的电荷。 控制器配置为发送脉冲频率调制（PFM）高和低侧信号，控制功率级输出电容器的电压，并对电荷泵输出电容器充电。 控制器还配置为发送升压反馈（BFB）高压和低压信号，为升压反馈电容充电，但被设计为不会显着改变功率级输出电容器的电荷。

公开(公告)号：US08189591B2

公开(公告)日：2012-05-29

申请号：US09999647

申请日：2001-10-30

申请人： David M. Blaker ,  Raymond Savarda

发明人： David M. Blaker ,  Raymond Savarda

IPC分类号： H04L12/56

CPC分类号： H04L69/12 ,  H04L69/22

摘要： Packets are processed while maintaining a sequence of the packets. Packets are received and a sequence identifier assigned to the packets. The sequence identifier specifies a serial order associated with the packet. The packets are provided to a plurality of parallel packet transform processors and the packets are processed utilizing the packet transform processors. The processed packets are ordered based on the sequence identifier of the packets. The packets may be evaluated to classify the packets so as to identify related packets. A sequence identifier is assigned to the packets such that the sequence identifier identifies an ordering of the related packets. The processed packets are ordered based on the classification of the packets and the sequence identifier of the packets. Parallel packet transform processing may be particularly well suite to parallel cryptographic processing.

摘要翻译： 处理数据包，同时保持数据包的顺序。 接收到数据包和分配给数据包的序列标识符。 序列标识符指定与分组相关联的串行顺序。 分组被提供给多个并行分组变换处理器，并且使用分组变换处理器来处理分组。 处理后的数据包根据报文的序列标识符进行排序。 可以评估分组以对分组进行分类，以便识别相关分组。 序列标识符被分配给分组，使得序列标识符识别相关分组的顺序。 处理后的数据包根据数据包的分类和数据包的序列标识符进行排序。 并行包转换处理可能特别适用于并行加密处理。

公开(公告)号：US08085024B2

公开(公告)日：2011-12-27

申请号：US12423338

申请日：2009-04-14

申请人： Aleksandar Prodic ,  Zdravko Lukic ,  Zhenyu Zhao ,  Sheikh Mohammad Ahsanuzzaman

发明人： Aleksandar Prodic ,  Zdravko Lukic ,  Zhenyu Zhao ,  Sheikh Mohammad Ahsanuzzaman

IPC分类号： G05F1/575

CPC分类号： H02M3/157 ,  G01R19/0092 ,  G01R19/25 ,  H02M2001/0009

摘要： A switched mode power can use a digital controller to control the switching of the at least one switch of the switched mode power supply. The current through the power inductor can be estimated using a self-tuning digital current estimator.

摘要翻译： 开关模式电源可以使用数字控制器来控制开关模式电源的至少一个开关的切换。 可以使用自调谐数字电流估计器来估计通过功率电感器的电流。

公开(公告)号：US07911366B2

公开(公告)日：2011-03-22

申请号：US12212039

申请日：2008-09-17

申请人： Richard W. Randlett ,  Zonggi Hu

发明人： Richard W. Randlett ,  Zonggi Hu

IPC分类号： H03M1/12

CPC分类号： H03M1/447 ,  H03M1/0682 ,  H03M7/16

摘要： One embodiment of the present invention is a Gray code current-mode analog to digital (ADC) converter using a Gray code current-mode ADC building block. The Gray code current-mode ADC building block can produce a Gray code bit and a current output that is sent to a next Gray code ADC building block. In one embodiment, the Gray code current-mode ADC building block does not use a voltage comparator in a signal path of the current output. In one embodiment, an 8 bit analog-to-digital converter can have a 65 ns conversion time and consume only 10 mW of power with a single +5.0V supply.

摘要翻译： 本发明的一个实施例是使用格雷码电流模式ADC构建块的格雷码电流模式模数（ADC）转换器。 格雷码电流模式ADC构建块可以产生一个格雷码位和一个电流输出，发送到下一个格雷码ADC构建块。 在一个实施例中，格雷码电流模式ADC构建块在电流输出的信号路径中不使用电压比较器。 在一个实施例中，8位模数转换器可以具有65ns的转换时间，并且在单个+ 5.0V电源下仅消耗10mW的功率。

公开(公告)号：US07908473B2

公开(公告)日：2011-03-15

申请号：US11750836

申请日：2007-05-18

申请人： John E. G. Matze

发明人： John E. G. Matze

IPC分类号： H04L29/08

CPC分类号： H04L63/0428 ,  H04L29/12858 ,  H04L61/6031 ,  H04L63/164 ,  H04L69/16 ,  H04L69/161

摘要： A system and method for storing encrypted electronic data using a transmission Control Protocol (TCP), requires leaving both the header and the first 48 bytes of the “0” data packet in the data area of the TCP format in clear text. Consequently, the data can be routed to a main address (storage facility), and then to a sub-address (storage device) for storage. A single compression/encryption operation can be accomplished, before storage, at the host (server), the network switch, or the final storage device.

摘要翻译： 使用传输控制协议（TCP）来存储加密的电子数据的系统和方法要求以明文形式将“0”数据分组的头部和头48个字节留在TCP格式的数据区域中。 因此，数据可以被路由到主地址（存储设施），然后被传送到子地址（存储设备）用于存储。 在主机（服务器），网络交换机或最终存储设备之前，可以在存储之前完成单个压缩/加密操作。

公开(公告)号：US07821431B2

公开(公告)日：2010-10-26

申请号：US12706256

申请日：2010-02-16

申请人： Aleksandar Prodic ,  Zdravko Lukic

发明人： Aleksandar Prodic ,  Zdravko Lukic

IPC分类号： H03M1/48

CPC分类号： H03K7/08 ,  H02M3/156

摘要： A multiphase hybrid digital pulse width modulator can comprise a counter that is selectable between at least two different numbers of states to indicate a first portion of a switching period. Unclocked logic can indicate a second portion of the switching period. The unclocked logic can include a delay line.

公开(公告)号：US07773357B2

公开(公告)日：2010-08-10

申请号：US12014072

申请日：2008-01-14

申请人： Hung Pham Le

发明人： Hung Pham Le

IPC分类号： H02H9/04

CPC分类号： H03K19/018521

摘要： An auto-detecting input circuit is operative to sustain relatively high voltages applied to an input pad and generate corresponding signal levels at a native supply voltage range. The input circuit includes floating wells, corresponding bias selectors, and input biasing transistors to ensure that no gate oxide exposed to external voltages sustains a voltage greater than a predefined value. Bias selectors select an available highest voltage to reverse bias corresponding floating wells and ensure transistors are not electrically overstressed. As input-related terminals experience switching related voltages, the bias selectors select alternate terminals to continue selection of the highest voltage available and provide correct reverse biasing conditions. A resistor and clamp generate translated output voltage levels limited to the native supply voltage range. A latch is triggered by a first input signal excursion above the native supply voltage. The latch output enables pull-down transistors to provide a correct low-level output signal.

摘要翻译： 自动检测输入电路用于维持施加到输入焊盘的相对较高的电压，并在原始电源电压范围内产生相应的信号电平。 输入电路包括浮置阱，对应的偏置选择器和输入偏置晶体管，以确保不暴露于外部电压的栅极氧化物保持大于预定值的电压。 偏置选择器选择一个可用的最高电压来反向偏置相应的浮动阱，并确保晶体管不是电过压。 随着输入相关终端经历切换相关电压，偏置选择器选择备用端子以继续选择可用的最高电压并提供正确的反向偏置条件。 电阻和钳位电压产生转换后的输出电压电平，限制到本机电源电压范围。 锁存器由在本地电源电压之上的第一输入信号偏移触发。 锁存器输出使得下拉晶体管能够提供正确的低电平输出信号。

公开(公告)号：US20100117615A1

公开(公告)日：2010-05-13

申请号：US12506457

申请日：2009-07-21

申请人： Aleksandar Prodic ,  ZHENYU ZHAO ,  S. M. AHSANUZZAMAN

发明人： Aleksandar Prodic ,  ZHENYU ZHAO ,  S. M. AHSANUZZAMAN

IPC分类号： G05F1/10

CPC分类号： H02M3/157

摘要： One embodiment of the present invention is a digitally controlled DC-DC converter comprising of a power stage including at least one switch and an output capacitor. A digital controller can control the switching of the at least one switch. The digital controller can include logic to produce an indication related to a zero resulting from the equivalent series resistance (ESR) of the output capacitor and to update the control of the switching of the switch in the power stage based on the estimate.

摘要翻译： 本发明的一个实施例是一种数字控制的DC-DC转换器，其包括具有至少一个开关和输出电容器的功率级。 数字控制器可以控制至少一个开关的切换。 数字控制器可以包括用于产生与由输出电容器的等效串联电阻（ESR）产生的零相关的指示的逻辑，并且基于估计来更新功率级中开关的切换控制。