公开(公告)号：US08298935B2

公开(公告)日：2012-10-30

申请号：US12952179

申请日：2010-11-22

申请人： Shin-Chi Chen ,  Yu-Tsung Lai ,  Jiunn-Hsiung Liao ,  Guang-Yaw Hwang

发明人： Shin-Chi Chen ,  Yu-Tsung Lai ,  Jiunn-Hsiung Liao ,  Guang-Yaw Hwang

IPC分类号： H01L21/4763

CPC分类号： H01L21/7681 ,  H01L21/31144 ,  H01L21/76811

摘要： A dual damascene process is disclosed. The process includes the steps of: forming a dielectric layer on a substrate; forming a first patterned mask on the dielectric layer, wherein the first patterned mask comprises an opening; forming a material layer on the dielectric layer and covering the first patterned mask; forming a second patterned mask on the dielectric layer, wherein the second patterned mask comprises a first aperture; forming a second aperture in the second patterned mask, wherein the second aperture and the first aperture comprise a gap therebetween; and utilizing the second patterned mask as etching mask for partially removing the material layer and the dielectric layer through the first aperture and the second aperture.

摘要翻译： 公开了一种双镶嵌工艺。 该方法包括以下步骤：在基底上形成电介质层; 在所述电介质层上形成第一图案化掩模，其中所述第一图案化掩模包括开口; 在所述电介质层上形成材料层并覆盖所述第一图案化掩模; 在所述电介质层上形成第二图案化掩模，其中所述第二图案化掩模包括第一孔; 在所述第二图案化掩模中形成第二孔，其中所述第二孔和所述第一孔包括它们之间的间隙; 并且利用第二图案化掩模作为蚀刻掩模，用于通过第一孔和第二孔部分去除材料层和介电层。

公开(公告)号：US10199232B2

公开(公告)日：2019-02-05

申请号：US13033696

申请日：2011-02-24

申请人： Shin-Chi Chen ,  Jiunn-Hsiung Liao ,  Yu-Tsung Lai

发明人： Shin-Chi Chen ,  Jiunn-Hsiung Liao ,  Yu-Tsung Lai

IPC分类号： H01L29/49 ,  H01L21/311 ,  H01L21/768

摘要： Exemplary metal line structure and manufacturing method for a trench are provided. In particular, the metal line structure includes a substrate, a target layer, a trench and a conductor line. The target layer is formed on the substrate. The trench is formed in the target layer and has a micro-trench formed at the bottom thereof. A depth of the micro-trench is not more than 50 angstroms. The conductor line is inlaid into the trench.

公开(公告)号：US08791013B2

公开(公告)日：2014-07-29

申请号：US13568137

申请日：2012-08-07

申请人： Shin-Chi Chen ,  Yu-Tsung Lai ,  Jiunn-Hsiung Liao ,  Guang-Yaw Hwang

发明人： Shin-Chi Chen ,  Yu-Tsung Lai ,  Jiunn-Hsiung Liao ,  Guang-Yaw Hwang

IPC分类号： H01L21/4763

CPC分类号： H01L21/7681 ,  H01L21/31144 ,  H01L21/76811

摘要： A pattern forming method is disclosed. The method includes the steps of: forming a dielectric layer on a substrate; forming a first patterned mask on the dielectric layer, wherein the first patterned mask comprises an opening; forming a material layer on the dielectric layer and covering the first patterned mask; forming a second patterned mask on the material layer, wherein the second patterned mask comprises a first aperture; forming a second aperture in the second patterned mask after forming the first aperture, wherein the second aperture and the first aperture comprise a gap therebetween and overlap the opening; and utilizing the second patterned mask as an etching mask for partially removing the material layer and the dielectric layer through the first aperture and the second aperture.

摘要翻译： 公开了图案形成方法。 该方法包括以下步骤：在基底上形成电介质层; 在所述电介质层上形成第一图案化掩模，其中所述第一图案化掩模包括开口; 在所述电介质层上形成材料层并覆盖所述第一图案化掩模; 在所述材料层上形成第二图案化掩模，其中所述第二图案化掩模包括第一孔; 在形成所述第一孔之后在所述第二图案化掩模中形成第二孔，其中所述第二孔和所述第一孔包括它们之间的间隙并与所述开口重叠; 并且利用第二图案化掩模作为蚀刻掩模，用于通过第一孔和第二孔部分去除材料层和介电层。

公开(公告)号：US20120129337A1

公开(公告)日：2012-05-24

申请号：US12952179

申请日：2010-11-22

申请人： Shin-Chi Chen ,  Yu-Tsung Lai ,  Jiunn-Hsiung Liao ,  Guang-Yaw Hwang

发明人： Shin-Chi Chen ,  Yu-Tsung Lai ,  Jiunn-Hsiung Liao ,  Guang-Yaw Hwang

IPC分类号： H01L21/768

CPC分类号： H01L21/7681 ,  H01L21/31144 ,  H01L21/76811

摘要： A dual damascene process is disclosed. The process includes the steps of: forming a dielectric layer on a substrate; forming a first patterned mask on the dielectric layer, wherein the first patterned mask comprises an opening; forming a material layer on the dielectric layer and covering the first patterned mask; forming a second patterned mask on the dielectric layer, wherein the second patterned mask comprises a first aperture; forming a second aperture in the second patterned mask, wherein the second aperture and the first aperture comprise a gap therebetween; and utilizing the second patterned mask as etching mask for partially removing the material layer and the dielectric layer through the first aperture and the second aperture.

摘要翻译： 公开了一种双镶嵌工艺。 该方法包括以下步骤：在基底上形成电介质层; 在所述电介质层上形成第一图案化掩模，其中所述第一图案化掩模包括开口; 在所述电介质层上形成材料层并覆盖所述第一图案化掩模; 在所述电介质层上形成第二图案化掩模，其中所述第二图案化掩模包括第一孔; 在所述第二图案化掩模中形成第二孔，其中所述第二孔和所述第一孔包括它们之间的间隙; 并且利用第二图案化掩模作为蚀刻掩模，用于通过第一孔和第二孔部分去除材料层和介电层。

公开(公告)号：US20120302056A1

公开(公告)日：2012-11-29

申请号：US13568137

申请日：2012-08-07

申请人： Shin-Chi Chen ,  Yu-Tsung Lai ,  Jiunn-Hsiung Liao ,  Guang-Yaw Hwang

发明人： Shin-Chi Chen ,  Yu-Tsung Lai ,  Jiunn-Hsiung Liao ,  Guang-Yaw Hwang

IPC分类号： H01L21/768

CPC分类号： H01L21/7681 ,  H01L21/31144 ,  H01L21/76811

摘要： A pattern forming method is disclosed. The method includes the steps of: forming a dielectric layer on a substrate; forming a first patterned mask on the dielectric layer, wherein the first patterned mask comprises an opening; forming a material layer on the dielectric layer and covering the first patterned mask; forming a second patterned mask on the material layer, wherein the second patterned mask comprises a first aperture; forming a second aperture in the second patterned mask after forming the first aperture, wherein the second aperture and the first aperture comprise a gap therebetween and overlap the opening; and utilizing the second patterned mask as an etching mask for partially removing the material layer and the dielectric layer through the first aperture and the second aperture.

摘要翻译： 公开了图案形成方法。 该方法包括以下步骤：在基底上形成电介质层; 在所述电介质层上形成第一图案化掩模，其中所述第一图案化掩模包括开口; 在所述电介质层上形成材料层并覆盖所述第一图案化掩模; 在所述材料层上形成第二图案化掩模，其中所述第二图案化掩模包括第一孔; 在形成所述第一孔之后在所述第二图案化掩模中形成第二孔，其中所述第二孔和所述第一孔包括它们之间的间隙并与所述开口重叠; 并且利用第二图案化掩模作为蚀刻掩模，用于通过第一孔和第二孔部分去除材料层和电介质层。

公开(公告)号：US20120217552A1

公开(公告)日：2012-08-30

申请号：US13033696

申请日：2011-02-24

申请人： Shin-Chi Chen ,  Jiunn-Hsiung Liao ,  Yu-Tsung Lai

发明人： Shin-Chi Chen ,  Jiunn-Hsiung Liao ,  Yu-Tsung Lai

IPC分类号： H01L21/336 ,  H01L21/28 ,  H01L23/48

CPC分类号： H01L21/31144 ,  H01L21/76816

摘要： Exemplary metal line structure and manufacturing method for a trench are provided. In particular, the metal line structure includes a substrate, a target layer, a trench and a conductor line. The target layer is formed on the substrate. The trench is formed in the target layer and has a micro-trench formed at the bottom thereof. A depth of the micro-trench is not more than 50 angstroms. The conductor line is inlaid into the trench.

摘要翻译： 提供示例性金属线结构和沟槽的制造方法。 特别地，金属线结构包括基板，目标层，沟槽和导体线。 目标层形成在基板上。 沟槽形成在目标层中，并且在其底部形成微沟槽。 微沟的深度不超过50埃。 导体线嵌入沟槽。

公开(公告)号：US08704294B2

公开(公告)日：2014-04-22

申请号：US13158479

申请日：2011-06-13

申请人： Po-Jui Liao ,  Tsung-Lung Tsai ,  Chien-Ting Lin ,  Shao-Hua Hsu ,  Yeng-Peng Wang ,  Chun-Hsien Lin ,  Chan-Lon Yang ,  Guang-Yaw Hwang ,  Shin-Chi Chen ,  Hung-Ling Shih ,  Jiunn-Hsiung Liao ,  Chia-Wen Liang

发明人： Po-Jui Liao ,  Tsung-Lung Tsai ,  Chien-Ting Lin ,  Shao-Hua Hsu ,  Yeng-Peng Wang ,  Chun-Hsien Lin ,  Chan-Lon Yang ,  Guang-Yaw Hwang ,  Shin-Chi Chen ,  Hung-Ling Shih ,  Jiunn-Hsiung Liao ,  Chia-Wen Liang

IPC分类号： H01L29/66

CPC分类号： H01L29/78 ,  H01L21/823842 ,  H01L21/82385 ,  H01L29/66545

摘要： A method of manufacturing a semiconductor device having metal gate includes providing a substrate having a first transistor and a second transistor formed thereon, the first transistor having a first gate trench formed therein, forming a first work function metal layer in the first gate trench, forming a sacrificial masking layer in the first gate trench, removing a portion of the sacrificial masking layer to expose a portion of the first work function metal layer, removing the exposed first function metal layer to form a U-shaped work function metal layer in the first gate trench, and removing the sacrificial masking layer. The first transistor includes a first conductivity type and the second transistor includes a second conductivity type. The first conductivity type and the second conductivity type are complementary.

摘要翻译： 一种制造具有金属栅极的半导体器件的方法包括：提供具有形成在其上的第一晶体管和第二晶体管的衬底，所述第一晶体管具有形成在其中的第一栅极沟槽，在所述第一栅极沟槽中形成第一功函数金属层， 在第一栅极沟槽中的牺牲掩模层，去除牺牲掩模层的一部分以暴露第一功函数金属层的一部分，去除暴露的第一功能金属层，以在第一栅极沟槽中的第一栅极沟槽中形成U形功函数金属层 栅极沟槽，以及去除牺牲掩模层。 第一晶体管包括第一导电类型，第二晶体管包括第二导电类型。 第一导电类型和第二导电类型是互补的。

公开(公告)号：US08673544B2

公开(公告)日：2014-03-18

申请号：US13431945

申请日：2012-03-27

申请人： Pei-Yu Chou ,  Jiunn-Hsiung Liao

发明人： Pei-Yu Chou ,  Jiunn-Hsiung Liao

IPC分类号： G03F7/26

CPC分类号： H01L21/31144 ,  H01L21/0337 ,  H01L21/0338

摘要： A method for forming openings is provided. First, a substrate with a silicon-containing photo resist layer thereon is provided. Second, a first photo resist pattern is formed on the silicon-containing photo resist layer. Later, a first etching procedure is carried out on the silicon-containing photo resist layer to form a plurality of first openings by using the first photo resist pattern as an etching mask. Next, a second photo resist pattern is formed on the silicon-containing photo resist layer. Then, a second etching procedure is carried out on the silicon-containing photo resist layer to form a plurality of second openings by using the second photo resist pattern as an etching mask.

摘要翻译： 提供一种形成开口的方法。 首先，提供其上具有含硅光刻胶层的基板。 其次，在含硅光致抗蚀剂层上形成第一光刻胶图案。 然后，通过使用第一光致抗蚀剂图案作为蚀刻掩模，在含硅光致抗蚀剂层上进行第一蚀刻步骤以形成多个第一开口。 接下来，在含硅光致抗蚀剂层上形成第二光致抗蚀剂图案。 然后，通过使用第二光致抗蚀剂图案作为蚀刻掩模，在含硅光致抗蚀剂层上进行第二蚀刻步骤以形成多个第二开口。

公开(公告)号：US20140073104A1

公开(公告)日：2014-03-13

申请号：US13609213

申请日：2012-09-10

申请人： Chieh-Te Chen ,  Yi-Po Lin ,  Jiunn-Hsiung Liao ,  Feng-Yi Chang ,  Shang-Yuan Tsai

发明人： Chieh-Te Chen ,  Yi-Po Lin ,  Jiunn-Hsiung Liao ,  Feng-Yi Chang ,  Shang-Yuan Tsai

IPC分类号： H01L21/336

CPC分类号： H01L21/76816 ,  H01L21/31144 ,  H01L21/76895 ,  H01L2924/0002 ,  H01L2924/00

摘要： A manufacturing method of a semiconductor device is disclosed in the present invention. First, at least one gate structure and plurality of source/drain regions on a substrate are formed, a dielectric layer is then formed on the substrate, a first contact hole and a second contact hole are formed in the dielectric layer, respectively on the gate structure and the source/drain region, and a third contact hole is formed in the dielectric layer, wherein the third contact hole overlaps the first contact hole and the second contact hole.

摘要翻译： 在本发明中公开了一种半导体器件的制造方法。 首先，在衬底上形成至少一个栅极结构和多个源极/漏极区域，然后在衬底上形成电介质层，在电介质层中分别在栅极上形成第一接触孔和第二接触孔 结构和源极/漏极区，以及在电介质层中形成第三接触孔，其中第三接触孔与第一接触孔和第二接触孔重叠。

公开(公告)号：US08552503B2

公开(公告)日：2013-10-08

申请号：US12957304

申请日：2010-11-30

申请人： Guang-Yaw Hwang ,  Ling-Chun Chou ,  I-Chang Wang ,  Shin-Chuan Huang ,  Jiunn-Hsiung Liao ,  Shin-Chi Chen ,  Pau-Chung Lin ,  Chiu-Hsien Yeh ,  Chin-Cheng Chien ,  Chieh-Te Chen

发明人： Guang-Yaw Hwang ,  Ling-Chun Chou ,  I-Chang Wang ,  Shin-Chuan Huang ,  Jiunn-Hsiung Liao ,  Shin-Chi Chen ,  Pau-Chung Lin ,  Chiu-Hsien Yeh ,  Chin-Cheng Chien ,  Chieh-Te Chen

IPC分类号： H01L29/76 ,  H01L29/94 ,  H01L31/062 ,  H01L31/113 ,  H01L31/119

CPC分类号： H01L27/088 ,  H01L21/823807 ,  H01L21/823814 ,  H01L29/165 ,  H01L29/66636 ,  H01L29/7848

摘要： A strained silicon substrate structure includes a first transistor and a second transistor disposed on a substrate. The first transistor includes a first gate structure and two first source/drain regions disposed at two sides of the first gate structure. A first source/drain to gate distance is between each first source/drain region and the first gate structure. The second transistor includes a second gate structure and two source/drain doped regions disposed at two side of the second gate structure. A second source/drain to gate distance is between each second source/drain region and the second gate structure. The first source/drain to gate distance is smaller than the second source/drain to gate distance.

摘要翻译： 应变硅衬底结构包括设置在衬底上的第一晶体管和第二晶体管。 第一晶体管包括第一栅极结构和设置在第一栅极结构的两侧的两个第一源极/漏极区域。 第一源极/漏极到栅极间距在每个第一源极/漏极区域和第一栅极结构之间。 第二晶体管包括第二栅极结构和设置在第二栅极结构的两侧的两个源极/漏极掺杂区域。 第二源极/漏极到栅极间距在每个第二源极/漏极区域和第二栅极结构之间。 第一源极/漏极到栅极距离小于第二源极/漏极到栅极距离。