公开(公告)号：US08130525B2

公开(公告)日：2012-03-06

申请号：US12576275

申请日：2009-10-09

申请人： Igor Arsovski

发明人： Igor Arsovski

IPC分类号： G11C15/00 ,  G06F13/00

CPC分类号： G11C15/04

摘要： A method for producing a configurable content-addressable memory (CAM) cell design, in which the method includes: inputting the configurable CAM cell design to a computer, the configurable CAM cell design capable of being configured as one of a binary CAM design and a ternary CAM design, depending on connections of a metal overlay; selecting one of a first metal overlay design for the binary CAM design and a second metal overlay design for a ternary CAM design; if the first metal overlay design is selected, then combining the first metal overlay design with the configurable CAM cell design to produce a binary CAM design including two binary CAM cells with a single search port, and outputting the binary CAM design; and if the second metal overlay design is selected, then combining the second metal overly design with the configurable CAM cell design to produce a ternary CAM design including a single ternary CAM cell with two search ports, and outputting the ternary CAM design by the computer.

摘要翻译： 一种用于生成可配置内容寻址存储器（CAM）单元设计的方法，其中所述方法包括：将可配置CAM单元设计输入到计算机，所述可配置CAM单元设计能够被配置为二进制CAM设计和 三元CAM设计，取决于金属覆盖层的连接; 选择用于二进制CAM设计的第一金属覆盖设计和用于三元CAM设计的第二金属覆盖设计; 如果选择第一个金属覆盖设计，则将第一金属覆盖设计与可配置的CAM单元设计相结合，以产生包括具有单个搜索端口的两个二进制CAM单元的二进制CAM设计，并输出二进制CAM设计; 并且如果选择第二金属覆盖设计，则将第二金属过度设计与可配置的CAM单元设计组合以产生包括具有两个搜索端口的单个三元CAM单元并由计算机输出三元CAM设计的三元CAM设计。

公开(公告)号：US07924588B2

公开(公告)日：2011-04-12

申请号：US11949065

申请日：2007-12-03

申请人： Igor Arsovski ,  Michael T. Fragano ,  Rahul K. Nadkarni ,  Reid A. Wistort

发明人： Igor Arsovski ,  Michael T. Fragano ,  Rahul K. Nadkarni ,  Reid A. Wistort

IPC分类号： G11C15/04

CPC分类号： G11C15/04

摘要： A content addressable memory (CAM) device includes an array of memory cells arranged in rows and columns; compare circuitry configured to indicate match results of search data presented to each row of the array; and compare circuitry configured to indicate match results of search data presented to each column of the array, thereby resulting in a two-dimensional search capability of the array.

摘要翻译： 内容可寻址存储器（CAM）设备包括以行和列布置的存储器单元阵列; 比较电路，被配置为指示呈现给阵列的每一行的搜索数据的匹配结果; 并且比较被配置为指示呈现给阵列的每列的搜索数据的匹配结果的电路，由此导致阵列的二维搜索能力。

公开(公告)号：US07848128B2

公开(公告)日：2010-12-07

申请号：US11949063

申请日：2007-12-03

申请人： Igor Arsovski ,  Kerry Bernstein

发明人： Igor Arsovski ,  Kerry Bernstein

IPC分类号： G11C15/04

CPC分类号： G11C15/04

摘要： A content addressable memory (CAM) device includes an array of memory cells arranged in rows in a word line direction and columns arranged in a bit line direction, and compare circuitry configured to compare data presented to the array with data stored in each row and column of the array, and simultaneously indicate match results on each row and column of the array, thereby resulting in a two-dimensional, matrix-based data comparison operation.

摘要翻译： 一种内容可寻址存储器（CAM）装置，包括排列成字线方向的存储单元阵列和排列在位线方向上的列，以及比较电路，被配置为将呈现给阵列的数据与存储在每行和列中的数据进行比较 并且同时指示阵列的每一行和列上的匹配结果，从而导致二维的基于矩阵的数据比较操作。

公开(公告)号：US20090327620A1

公开(公告)日：2009-12-31

申请号：US12147670

申请日：2008-06-27

申请人： Igor Arsovski ,  David J. Wager ,  Michael A. Ziegerhofer

发明人： Igor Arsovski ,  David J. Wager ,  Michael A. Ziegerhofer

IPC分类号： G06F13/00

CPC分类号： G06F13/4243

摘要： Disclosed is a semiconductor chip with a digital integrated circuit, such as a memory device (e.g., static random access memory (SRAM) arrays, dynamic random access memory (DRAM) arrays, content addressable memory (CAM) arrays, etc), that can be selectively operated in either a functional mode or in a performance screening mode. In the functional mode, a first signal supplied by an external signal generator is used to activate a first device in the circuit and, in response, a second device in the circuit outputs a data output signal. In the performance screening mode, a second signal is internally generated by an internal signal generator based on the data output signal. This second signal is then used to activate the first device in the circuit and, in response, the second device outputs the data output signal. Thus, in the performance screening mode, the digital integrated circuit is effectively converted into a performance screen ring oscillator (PSRO), the output of which can be monitored to determine whether performance criteria for the digital integrated circuit are met.

摘要翻译： 公开了具有数字集成电路的半导体芯片，例如存储器件（例如，静态随机存取存储器（SRAM）阵列，动态随机存取存储器（DRAM）阵列，内容可寻址存储器（CAM）阵列等）），其可以 选择性地在功能模式或性能筛选模式下操作。 在功能模式中，使用由外部信号发生器提供的第一信号来激活电路中的第一设备，并且作为响应，电路中的第二设备输出数据输出信号。 在演奏屏蔽模式中，第二信号由内部信号发生器基于数据输出信号内部产生。 然后该第二信号用于激活电路中的第一设备，并且作为响应，第二设备输出数据输出信号。 因此，在性能筛选模式下，数字集成电路被有效地转换为性能屏幕环形振荡器（PSRO），其输出可以被监视以确定是否满足数字集成电路的性能标准。

公开(公告)号：US20090141566A1

公开(公告)日：2009-06-04

申请号：US12110456

申请日：2008-04-28

申请人： Igor Arsovski

发明人： Igor Arsovski

IPC分类号： G11C7/00

CPC分类号： G11C7/1006

摘要： A design structure embodied in a machine readable medium used in a design process includes computational memory device having an array of memory cells arranged in rows and columns, and a pair of read word lines associated with each row of the array. The array is configured to implement, for a given cycle, either a read operation of data contained in a single selected row, or one of a plurality of different bit wise logical operations on data contained in multiple selected rows.

摘要翻译： 体现在设计过程中使用的机器可读介质中的设计结构包括具有排列成行和列的存储单元阵列的计算存储器件，以及与阵列的每一行相关联的一对读字线。 该阵列被配置为针对给定的周期对包含在单个选定行中的数据的读取操作或对包含在多个选定行中的数据的多个不同的位逻辑运算中的一个实现。

公开(公告)号：US20080251852A1

公开(公告)日：2008-10-16

申请号：US11862523

申请日：2007-09-27

申请人： Igor Arsovski

发明人： Igor Arsovski

IPC分类号： H01L29/78

CPC分类号： G11C17/18 ,  G11C17/165 ,  G11C29/027 ,  G11C29/789

摘要： An e-fuse circuit, a method of programming the e-fuse circuit, and a design structure of the e-fuse circuit. The method includes in changing the threshold voltage of one selected field effect transistor of two field effect transistors connected to different storage nodes of the circuit so as to predispose the circuit place the storage nodes in predetermined and opposite states.

摘要翻译： 电子熔丝电路，e-fuse电路的编程方法以及e-fuse电路的设计结构。 该方法包括改变连接到电路的不同存储节点的两个场效应晶体管的一个选定的场效应晶体管的阈值电压，以便使电路将存储节点放置在预定和相反的状态。

公开(公告)号：US20080080223A1

公开(公告)日：2008-04-03

申请号：US11532233

申请日：2006-09-15

申请人： Igor Arsovski ,  Rahul K. Nadkarni ,  Reid A. Wistort

发明人： Igor Arsovski ,  Rahul K. Nadkarni ,  Reid A. Wistort

IPC分类号： G11C15/00

CPC分类号： G11C15/04 ,  G11C7/02

摘要： This patent describes a method for switching search-lines in a Content Addressable Memory (CAM) asynchronously to improve CAM speed and reduce CAM noise without affecting its power performance. This is accomplished by resetting the match-lines prior to initiating a search and then applying a search word to the search-lines. A reference match-line is provided to generate the timing for the search operation and provide the timing for the asynchronous application of the search data on the SLs. Additional noise reduction is achieved through the staggering of the search data application on the SLs through programmable delay elements

摘要翻译： 该专利描述了用于在内容寻址存储器（CAM）中异步地切换搜索线以提高CAM速度并降低CAM噪声而不影响其功率性能的方法。 这通过在发起搜索之前重置匹配线，然后将搜索词应用于搜索线来实现。 提供参考匹配线以产生用于搜索操作的定时，并为SL上的搜索数据的异步应用提供定时。 通过可编程延迟元件在SL上搜索数据应用的交错来实现额外的降噪

公开(公告)号：US20080046789A1

公开(公告)日：2008-02-21

申请号：US11465864

申请日：2006-08-21

申请人： Igor Arsovski ,  Valerie Chickanosky ,  Rahul Nadkarni ,  Michael Oucllette ,  Reid Wistort

发明人： Igor Arsovski ,  Valerie Chickanosky ,  Rahul Nadkarni ,  Michael Oucllette ,  Reid Wistort

IPC分类号： G01R31/28

CPC分类号： G11C29/50 ,  G11C15/00 ,  G11C29/12 ,  G11C29/12005

摘要： This patent describes a method for varying the amplitude and frequency of power supply oscillations produced by content addressable memories or other critical circuits using BIST. Supply oscillations are produced by performing noisy (high switching activity—high current demand) searches followed by quiet (low switching activity—low current demand) searches. The amplitude and frequency of oscillations can be varied by changing the number of noisy and quiet searches e.g. pattern 1-noisy quiet, noisy, quiet; pattern 2-noisy, noisy, quiet, noisy, noisy, quiet, etc. By going through different patterns the current demand from the CAM macro increases the likelihood of producing worst—case noise and enables testing of CAM operation as well as surrounding circuitry in these noisy conditions.

摘要翻译： 该专利描述了一种用于改变内容可寻址存储器或使用BIST的其他关键电路产生的电源振荡的幅度和频率的方法。 通过执行噪声（高开关活动 - 高电流需求）搜索，然后进行安静（低开关活动 - 低电流需求）搜索来产生供电振荡。 可以通过改变噪声和安静搜索的数量来改变振荡的振幅和频率。 模式1嘈杂安静，嘈杂，安静; 模式2噪声，嘈杂，安静，嘈杂，嘈杂，安静等。通过不同的模式，来自CAM宏的当前需求增加了产生最坏情况噪声的可能性，并且可以测试CAM操作以及周边电路 这些嘈杂的条件。

公开(公告)号：US09384835B2

公开(公告)日：2016-07-05

申请号：US13482166

申请日：2012-05-29

申请人： Igor Arsovski ,  Daniel A. Dobson ,  Travis R. Hebig ,  Reid A. Wistort

发明人： Igor Arsovski ,  Daniel A. Dobson ,  Travis R. Hebig ,  Reid A. Wistort

IPC分类号： G11C15/04 ,  G06F12/02 ,  G06F12/00

CPC分类号： G11C15/04

摘要： Circuits and methods for performing search operations in a content addressable memory (CAM) array are provided. A system for searching a CAM includes a circuit that selectively activates a main-search of a two stage CAM search while a pre-search of the two stage CAM search is still active.

摘要翻译： 提供了用于在内容可寻址存储器（CAM）阵列中执行搜索操作的电路和方法。 用于搜索CAM的系统包括在两级CAM搜索的预搜索仍然有效时选择性地激活两级CAM搜索的主要搜索的电路。

公开(公告)号：US08582351B2

公开(公告)日：2013-11-12

申请号：US12892191

申请日：2010-09-28

申请人： Igor Arsovski ,  George M. Braceras ,  Kevin W. Gorman ,  Robert M. Houle ,  Harold Pilo

发明人： Igor Arsovski ,  George M. Braceras ,  Kevin W. Gorman ,  Robert M. Houle ,  Harold Pilo

IPC分类号： G11C11/00

CPC分类号： G11C11/413 ,  G11C8/08

摘要： Methods of setting wordline up-level voltage in as-fabricated SRAM. In one example, the method includes determining the relative speed, or strength, of 1) the combination of the pass-gate and pull-down devices and 2) the pull-up devices in the bitcells of the SRAM. These relative strengths are then used to adjust the wordline up-level voltage, if needed, to decrease the likelihood of the SRAM experiencing a stability failure. Corresponding systems are provided for determining the relative strengths of the devices of interest, for determining the amount of up-level voltage adjustment needed, and for selecting and setting the up-level voltage.

摘要翻译： 在制造的SRAM中设置字线上电压的方法。 在一个示例中，该方法包括确定1）通过栅极和下拉器件的组合的相对速度或强度，以及2）SRAM的位单元中的上拉器件。 然后，如果需要，这些相对强度可用于调整字线上电压，以降低SRAM遇到稳定性故障的可能性。 提供相应的系统用于确定感兴趣的装置的相对强度，用于确定所需的上限电压调整量以及用于选择和设定上限电压。