公开(公告)号：US20080233735A1

公开(公告)日：2008-09-25

申请号：US11723597

申请日：2007-03-21

申请人： Tuung Luoh ,  Ling-Wuu Yang ,  Kuang-Chao Chen

发明人： Tuung Luoh ,  Ling-Wuu Yang ,  Kuang-Chao Chen

IPC分类号： H01L21/44 ,  H01L21/4763

CPC分类号： H01L21/76802 ,  H01L21/31144

摘要： An etching method for semiconductor element is provided. The etching method includes the following procedure. First, a to-be-etched substrate is provided. Then, a silicon-rich silicon oxide (SRO) layer is formed on the to-be-etched substrate. Afterwards, an anti-reflective layer is formed on the SRO layer. Then, a patterned photo resist layer is formed on the anti-reflective layer. Afterwards, the anti-reflective layer, the SRO layer and the to-be-etched substrate is etched so as to form an opening.

摘要翻译： 提供了半导体元件的蚀刻方法。 蚀刻方法包括以下步骤。 首先，提供被蚀刻的基板。 然后，在被蚀刻的衬底上形成富硅氧化物（SRO）层。 之后，在SRO层上形成抗反射层。 然后，在抗反射层上形成图案化的光致抗蚀剂层。 之后，对抗反射层，SRO层和被蚀刻基板进行蚀刻以形成开口。

公开(公告)号：US07382054B2

公开(公告)日：2008-06-03

申请号：US11399770

申请日：2006-04-07

申请人： Tuung Luoh ,  Ling-Wuu Yang ,  Kuang-Chao Chen

发明人： Tuung Luoh ,  Ling-Wuu Yang ,  Kuang-Chao Chen

IPC分类号： H01L23/52

CPC分类号： H01L27/11521 ,  H01L21/76895 ,  H01L21/76897 ,  H01L27/115

摘要： The present invention relates generally to semiconductors, and more specifically to semiconductor memory device structures and an improved fabrication process for making the same. The improved fabrication process allows the self-aligned contacts and local interconnects to the processed simultaneously. The process allows the minimal distance requirement between the self-aligned contacts and the local interconnects to be widened, which makes the patterning of self-aligned contacts and local interconnects easier. The widened minimal distance requirement also allows further memory cell shrinkage. The improved structures of self-aligned contacts and local interconnects also have excellent isolation characteristic.

摘要翻译： 本发明一般涉及半导体，更具体地涉及半导体存储器件结构和改进的制造方法。 改进的制造工艺允许自对准触点和局部互连同时处理。 该过程允许自对准触点和局部互连之间的最小距离要求加宽，这使得自对准触点和局部互连的图案化变得更容易。 扩大的最小距离要求也允许进一步的记忆体细胞收缩。 自对准触点和局部互连的改进结构也具有优异的隔离特性。

公开(公告)号：US20080099427A1

公开(公告)日：2008-05-01

申请号：US11976486

申请日：2007-10-25

申请人： Tuung Luoh ,  Ling-Wuu Yang ,  Kuang-Chao Chen

发明人： Tuung Luoh ,  Ling-Wuu Yang ,  Kuang-Chao Chen

IPC分类号： H01B13/00

CPC分类号： H01L21/0337 ,  H01L21/0338

摘要： A fabrication method of an electronic device is provided. First, a substrate is provided. Then, a patterned amorphous carbon (α-C) layer is formed on the substrate and exposes part of the substrate. Next, a first α-C layer covering the patterned α-C layer and part of the substrate is formed. Then, part of the substrate and part of the first α-C layer covering part of the substrate are removed, so as to form a patterned substrate and a second α-C layer.

摘要翻译： 提供一种电子设备的制造方法。 首先，提供基板。 然后，在衬底上形成图案化的无定形碳（α-C）层并暴露部分衬底。 接下来，形成覆盖图案化的α-C层和基板的一部分的第一α-C层。 然后，去除衬底的一部分和覆盖衬底部分的第一α-C层的一部分，以便形成图案化衬底和第二α-C层。

公开(公告)号：US20060172519A1

公开(公告)日：2006-08-03

申请号：US11044212

申请日：2005-01-28

申请人： Ling-Wuu Yang ,  Kuang-Chao Chen ,  Tuung Luoh

发明人： Ling-Wuu Yang ,  Kuang-Chao Chen ,  Tuung Luoh

IPC分类号： H01L21/4763 ,  H01L21/3205

CPC分类号： H01L21/28052 ,  H01L21/32155 ,  H01L29/66575

摘要： A method of manufacturing a semiconductor device includes providing a first layer over a wafer substrate, providing a polysilicon layer over the first layer, implanting nitrogen ions into the polysilicon layer, forming a polycide layer over the polysilicon layer, and forming source and drain regions.

公开(公告)号：US20120190198A1

公开(公告)日：2012-07-26

申请号：US13012506

申请日：2011-01-24

申请人： Tuung Luoh ,  Ling-Wu Yang ,  Ta-Hone Yang ,  Kuang-Chao Chen

发明人： Tuung Luoh ,  Ling-Wu Yang ,  Ta-Hone Yang ,  Kuang-Chao Chen

IPC分类号： H01L21/302

CPC分类号： H01L21/02068 ,  H01L21/0217 ,  H01L21/32055 ,  H01L21/32139 ,  H01L21/76834

摘要： Described is a method for improving the flatness of a layer deposited on a doped polycrystalline layer, which includes reducing the grain size of the polycrystalline layer to decrease the out-diffusion amount of the dopant from the polycrystalline layer, and/or reducing the amount of the out-diffusing dopant on the surface of the polycrystalline layer.

摘要翻译： 描述了一种用于提高沉积在掺杂多晶层上的层的平坦度的方法，其包括减小多晶层的晶粒尺寸以减少掺杂剂从多晶层的扩散量，和/或减少 多晶层表面上的扩散扩散掺杂剂。

公开(公告)号：US20090114973A1

公开(公告)日：2009-05-07

申请号：US12113855

申请日：2008-05-01

申请人： Tuung Luoh ,  Ling-Wuu Yang ,  Kuang-Chao Chen

发明人： Tuung Luoh ,  Ling-Wuu Yang ,  Kuang-Chao Chen

IPC分类号： H01L29/788 ,  H01L23/52

CPC分类号： H01L27/11521 ,  H01L21/76895 ,  H01L21/76897 ,  H01L27/115

摘要： The present invention relates generally to semiconductors, and more specifically to semiconductor memory device structures and an improved fabrication process for making the same. The improved fabrication process allows the self-aligned contacts and local interconnects to the processed simultaneously. The process allows the minimal distance requirement between the self-aligned contacts and the local interconnects to be widened, which makes the patterning of self-aligned contacts and local interconnects easier. The widened minimal distance requirement also allows further memory cell shrinkage. The improved structures of self-aligned contacts and local interconnects also have excellent isolation characteristic.

摘要翻译： 本发明一般涉及半导体，更具体地涉及半导体存储器件结构和改进的制造方法。 改进的制造工艺允许自对准触点和局部互连同时处理。 该过程允许自对准触点和局部互连之间的最小距离要求加宽，这使得自对准触点和局部互连的图案化变得更容易。 扩大的最小距离要求也允许进一步的记忆体细胞收缩。 自对准触点和局部互连的改进结构也具有优异的隔离特性。

公开(公告)号：US20080119044A1

公开(公告)日：2008-05-22

申请号：US11562834

申请日：2006-11-22

申请人： Tuung Luoh ,  Chi-Tung Huang ,  Kuang-Chao Chen ,  Candy Jiang

发明人： Tuung Luoh ,  Chi-Tung Huang ,  Kuang-Chao Chen ,  Candy Jiang

IPC分类号： H01L21/4763

CPC分类号： H01L21/76843 ,  H01L21/76864 ,  H01L21/76877

摘要： A BEOL manufacturing process for forming a via on a semiconductor wafer comprises depositing a portion of a first metal adhesion layer within a patterned via hole, followed by a cooling step. The cooling step is then followed by formation of the remainder of the first metal adhesion layer and formation of a second metal adhesion layer within the patterned via hole. This process of forming the remaining portion of the first metal adhesion layer can be referred to as a load, unload, load (LUL) process. By using a LUL process, thermal processing is minimized, which reduces Al extrusion at the via interfaces.

摘要翻译： 用于在半导体晶片上形成通孔的BEOL制造方法包括在图案化的通孔内沉积第一金属粘附层的一部分，接着进行冷却步骤。 然后冷却步骤之后形成第一金属粘合层的其余部分，并在图案化的通孔内形成第二金属粘合层。 形成第一金属粘合层的剩余部分的过程可以被称为负载，卸载，负载（LUL）过程。 通过使用LUL工艺，热处理被最小化，这减少了通孔界面处的Al挤压。

公开(公告)号：US20120053855A1

公开(公告)日：2012-03-01

申请号：US12873942

申请日：2010-09-01

申请人： Hsiang-Chou Liao ,  Che-Lun Hung ,  Tuung Luoh ,  Ling-Wuu Yang ,  Ta-Hone Yang ,  Kuang-Chao Chen

发明人： Hsiang-Chou Liao ,  Che-Lun Hung ,  Tuung Luoh ,  Ling-Wuu Yang ,  Ta-Hone Yang ,  Kuang-Chao Chen

IPC分类号： G06F19/00

CPC分类号： G06F17/5081 ,  G06F2217/10 ,  H01L22/12 ,  H01L2924/0002 ,  H01L2924/00

摘要： A method of predicting product yield may include determining defect characteristics for a product based at least in part on inspection data associated with critical layers of the product, determining yield loss for each of the critical layers, and estimating product yield based on the determined yield loss of the critical layers. A corresponding apparatus is also provided.

摘要翻译： 预测产品产量的方法可以包括至少部分地基于与产品的关键层相关的检验数据确定产品的缺陷特性，确定每个关键层的产量损失，以及基于所确定的产量损失来估计产品产量 的关键层。 还提供了相应的装置。

公开(公告)号：US07888804B2

公开(公告)日：2011-02-15

申请号：US12113855

申请日：2008-05-01

申请人： Tuung Luoh ,  Ling-Wuu Yang ,  Kuang-Chao Chen

发明人： Tuung Luoh ,  Ling-Wuu Yang ,  Kuang-Chao Chen

IPC分类号： H01L23/48

CPC分类号： H01L27/11521 ,  H01L21/76895 ,  H01L21/76897 ,  H01L27/115

摘要： The present invention relates generally to semiconductors, and more specifically to semiconductor memory device structures and an improved fabrication process for making the same. The improved fabrication process allows the self-aligned contacts and local interconnects to the processed simultaneously. The process allows the minimal distance requirement between the self-aligned contacts and the local interconnects to be widened, which makes the patterning of self-aligned contacts and local interconnects easier. The widened minimal distance requirement also allows further memory cell shrinkage. The improved structures of self-aligned contacts and local interconnects also have excellent isolation characteristic.

摘要翻译： 本发明一般涉及半导体，更具体地涉及半导体存储器件结构和改进的制造方法。 改进的制造工艺允许自对准触点和局部互连同时处理。 该过程允许自对准触点和局部互连之间的最小距离要求加宽，这使得自对准触点和局部互连的图案化变得更容易。 扩大的最小距离要求也允许进一步的记忆体细胞收缩。 自对准触点和局部互连的改进结构也具有优异的隔离特性。

公开(公告)号：US20070293034A1

公开(公告)日：2007-12-20

申请号：US11453000

申请日：2006-06-15

申请人： Tuung Luoh ,  Ling-Wuu Yang ,  Kuang-Chao Chen

发明人： Tuung Luoh ,  Ling-Wuu Yang ,  Kuang-Chao Chen

IPC分类号： H01L21/4763

CPC分类号： H01L21/76801 ,  H01L21/31116 ,  H01L21/76837

摘要： A semiconductor device with an unlanded via having an air gap dielectric layer and a silicon-rich oxide (SRO) inter-metal dielectric (IMD) layer, and a method of making the same are provided. The SRO layer acts as an etch-stop layer to prevent unlanded via penetration completely through the IMD layer. In addition, the SRO has a higher extinction coefficient (k) than conventional high-density plasma (HDP) oxide layers, thereby preventing plasma etch damage and excessive void formation in an unlanded via.

摘要翻译： 提供具有空隙介电层和富硅氧化物（SRO）金属间电介质（IMD）层的未上空通孔的半导体器件及其制造方法。 SRO层用作蚀刻停止层，以防止未经穿透的穿透完全穿过IMD层。 此外，SRO具有比常规高密度等离子体（HDP）氧化物层更高的消光系数（k），从而防止在未经过过孔的等离子体蚀刻损伤和过度的空隙形成。