公开(公告)号：US20060095723A1

公开(公告)日：2006-05-04

申请号：US11297682

申请日：2005-12-07

申请人： William Moyer ,  John Arends ,  Jeffrey Scott

发明人： William Moyer ,  John Arends ,  Jeffrey Scott

IPC分类号： G06F15/00

CPC分类号： G06F9/3881

摘要： A processor (12) to coprocessor (14) interface supporting multiple coprocessors (14, 16) utilizes compiler generatable software type function call and return, instruction execute, and variable load and store interface instructions. Data is moved between the processor (12) and coprocessor (14) on a bi-directional shared bus (28) either implicitly through register snooping and broadcast, or explicitly through function call and return and variable load and store interface instructions. The load and store interface instructions allow selective memory address preincrementation. The bi-directional bus (28) is potentially driven both ways on each clock cycle. The interface separates interface instruction decode and execution. Pipelined operation is provided by indicating decoded instruction discard by negating a decode signal before an execute signal is asserted.

摘要翻译： 支持多个协处理器（14,16）的协处理器（14）接口的处理器（12）利用编译器可产生的软件类型函数调用和返回，指令执行以及可变加载和存储接口指令。 数据在双向共享总线（28）上的处理器（12）和协处理器（14）之间隐含地通过寄存器窥探和广播来移动，或通过功能调用和返回以及可变负载和存储接口指令明确地移动。 加载和存储接口指令允许选择性存储器地址预增量。 双向总线（28）可以在每个时钟周期两方面潜在地驱动。 接口分离接口指令解码和执行。 通过在执行信号被断言之前否定解码信号来指示解码的指令丢弃来提供流水线操作。

公开(公告)号：US20060085702A1

公开(公告)日：2006-04-20

申请号：US10955356

申请日：2004-09-30

申请人： Qadeer Qureshi ,  John Vaglica ,  William Moyer ,  Ryan Bedwell

发明人： Qadeer Qureshi ,  John Vaglica ,  William Moyer ,  Ryan Bedwell

IPC分类号： G11C29/00

CPC分类号： G11C17/18

摘要： Storage circuitry (66) may be used to store the values of fuses (77) so that storage circuitry (66) can be read instead of fuses (77). By accessing the fuse values from storage circuitry (66) rather than from fuses (77), there will be no sense current to fuses (77) that may cause marginal fuse blowage for fuses that have not yet been blown. This helps to prevent the situation in which an unblown fuse is erroneously read as having been blown. The use of storage circuitry (66) thus significantly improves the reliability of fuse module (20). For some embodiments, selection storage circuitry (64) may be used to determine whether storage circuitry (66) may be read or whether one of fuses (77) must be read in order to retrieve the desired current fuse value. The fuse value stored in storage circuitry (66) can also be used as direct hardware signals (80).

摘要翻译： 存储电路（66）可以用于存储熔丝（77）的值，使得可以读取存储电路（66）而不是保险丝（77）。 通过从存储电路（66）而不是保险丝（77）访问熔丝值，对熔断器（77）将没有感应电流可能导致尚未熔断的熔断器的边缘熔断器。 这有助于防止未熔断的保险丝被错误地读取为已被吹灭的情况。 因此，存储电路（66）的使用显着地提高了熔丝模块（20）的可靠性。 对于一些实施例，可以使用选择存储电路（64）来确定是否可以读取存储电路（66），或者是否必须读取保险丝（77）之一以便检索所需的当前熔丝值。 存储在存储电路（66）中的熔丝值也可以用作直接硬件信号（80）。

公开(公告)号：US20060036812A1

公开(公告)日：2006-02-16

申请号：US10916298

申请日：2004-08-11

申请人： William Moyer ,  Craig Shaw

发明人： William Moyer ,  Craig Shaw

IPC分类号： G06F12/00

CPC分类号： G06F12/0215

摘要： A method and apparatus is provided for prefetching in a data processing system (10). The data processing system (10) has a bus master (14) and a memory controller (16) coupled to a bus (12). A memory (18) is coupled to the memory controller (16). In the data processing system (14) an address is driven onto the bus (12). Before the address is qualified, data corresponding to the address is prefetched. Prefetching the data before the address is qualified allows prefetches to be accomplished sooner.

摘要翻译： 提供了一种用于在数据处理系统（10）中预取的方法和装置。 数据处理系统（10）具有总线主机（14）和耦合到总线（12）的存储器控​​制器（16）。 存储器（18）耦合到存储器控制器（16）。 在数据处理系统（14）中，地址被驱动到总线（12）上。 在地址合格之前，与地址对应的数据将被预取。 在地址合格之前预取数据可以提前完成预取。

公开(公告)号：US20050257102A1

公开(公告)日：2005-11-17

申请号：US10836173

申请日：2004-04-30

申请人： William Moyer ,  Richard Collins

发明人： William Moyer ,  Richard Collins

IPC分类号： G06F11/00

CPC分类号： G06F11/3636 ,  G06F11/3648

摘要： In current real-time debug systems, debug messages are transmitted through a limited bandwidth port (18) from an integrated circuit (10) to an external development system (25). As some integrated circuits (10) become even more densely packed with multiple bus masters (11, 12) and/or multiple busses (16) capable of generating messages, it is becoming more and more difficult for the limited bandwidth port (18) to sufficiently support the volume of debug messages that are to be transmitted from an integrated circuit (10) to an external development system (25). A plurality of masks (70, 80, 90, 100, 110, 120, 130, 140, 150) and masking circuitry (36) may be used to selectively mask portions (41-45, 51-55) of debug messages (40, 50) in order to significantly improve bandwidth.

摘要翻译： 在当前的实时调试系统中，调试消息通过有限的带宽端口（18）从集成电路（10）传输到外部开发系统（25）。 由于一些集成电路（10）变得更加密集地包装有能够产生消息的多个总线主机（11,12）和/或多个总线（16），因此有限的带宽端口（18）至 足以支持要从集成电路（10）发送到外部开发系统（25）的调试消息的量。 可以使用多个掩模（70,80,90,100,110,120,130,140,​​150）和掩蔽电路（36）来选择性地掩蔽调试消息（40-45）的部分（41-45,51-55） ，50），以显着提高带宽。

公开(公告)号：US20050132173A1

公开(公告)日：2005-06-16

申请号：US10736393

申请日：2003-12-15

申请人： William Moyer ,  Jeffrey Scott

发明人： William Moyer ,  Jeffrey Scott

IPC分类号： G06F9/00 ,  G06F9/38 ,  G06F15/00

CPC分类号： G06F9/382 ,  G06F9/3806

摘要： A method (200) and apparatus (100) for allocating entries in a branch target buffer (BTB) (144) in a pipelined data processing system includes: sequentially fetching instructions; determining that one of the instructions is a branch instruction (210, 215, 220); decoding the branch instruction to determine a branch target address; determining if the branch target address can be obtained without causing a stall condition in the pipelined data processing system; and selectively allocating an entry of the BTB (144) based on the determination. In one embodiment, an entry of the BTB (144) is allocated if the branch instruction is not loaded into a predetermined slot (S1) of a prefetch buffer (102) and no other stall condition will occur. The method (200) and apparatus (100) combine the advantages of using a BTB (144) and branch lookahead to reduce stall conditions in the data processing system.

摘要翻译： 一种用于在流水线数据处理系统中分配目标缓冲器（BTB）（144）中的条目的方法（200）和装置（100）包括：顺序取指令; 确定所述指令之一是分支指令（210,215,220）; 解码分支指令以确定分支目标地址; 确定是否可以获得分支目标地址而不导致流水线数据处理系统中的停顿状态; 以及基于所述确定来选择性地分配所述BTB（144）的条目。 在一个实施例中，如果分支指令未被加载到预取缓冲器（102）的预定时隙（S1）中并且不会发生其它失速条件，则分配BTB（144）的条目。 方法（200）和装置（100）组合使用BTB（144）和分支前视的优点来减少数据处理系统中的失速状况。

公开(公告)号：US20050080966A1

公开(公告)日：2005-04-14

申请号：US10682558

申请日：2003-10-09

申请人： Arnaldo Cruz ,  John Vaglica ,  William Moyer ,  Tuongvu Nguyen

发明人： Arnaldo Cruz ,  John Vaglica ,  William Moyer ,  Tuongvu Nguyen

IPC分类号： G06F13/14 ,  G06F13/24 ,  G06F13/38

CPC分类号： G06F13/385 ,  G06F13/24 ,  G06F2213/0042

摘要： New approaches for providing communication between multiple masters (12, 14) and one or more shared resources (24, 30, 100) are needed. One example of a resource that may need to be shared is circuitry complying with the Universal Serial Bus (USB) standard (100). The USB specification defines the use of USB endpoints as data and control channels that reside in a USB device. In some cases it is desirable to have a certain number of endpoints controlled by one processor, and other endpoints controlled by a different processor, thus providing a shared control of all the endpoints. Circuitry (402, 417, 480) may be used to provide steering for additional signals such as interrupts. Other shared resources (24, 30) may use more centralized circuitry (36) to perform a steering function for additional signals.

摘要翻译： 需要用于在多个主机（12,14）和一个或多个共享资源（24,30,100）之间提供通信的新方法。 可能需要共享的资源的一个例子是符合通用串行总线（USB）标准（100）的电路。 USB规范将USB端点定义为位于USB设备中的数据和控制通道。 在一些情况下，期望具有由一个处理器控制的一定数量的端点以及由不同处理器控制的其他端点，从而提供对所有端点的共享控制。 电路（402,417,480）可用于为诸如中断的附加信号提供转向。 其他共享资源（24,30）可以使用更集中的电路（36）来执行附加信号的转向功能。

公开(公告)号：US20050055535A1

公开(公告)日：2005-03-10

申请号：US10657797

申请日：2003-09-08

申请人： William Moyer ,  James Norris ,  Philip May ,  Kent Moat ,  Raymond Essick ,  Brian Lucas

发明人： William Moyer ,  James Norris ,  Philip May ,  Kent Moat ,  Raymond Essick ,  Brian Lucas

IPC分类号： G06F9/312 ,  G06F9/318 ,  G06F15/00

CPC分类号： G06F9/30181 ,  G06F9/3001 ,  G06F9/30036 ,  G06F9/30043 ,  G06F9/3455

摘要： Various load and store instructions may be used to transfer multiple vector elements between registers in a register file and memory. A cnt parameter may be used to indicate a total number of elements to be transferred to or from memory, and an rcnt parameter may be used to indicate a maximum number of vector elements that may be transferred to or from a single register within a register file. Also, the instructions may use a variety of different addressing modes. The memory element size may be specified independently from the register element size such that source and destination sizes may differ within an instruction. With some instructions, a vector stream may be initiated and conditionally enqueued or dequeued. Truncation or rounding fields may be provided such that source data elements may be truncated or rounded when transferred. Also, source data elements may be sign- or unsigned- extended when transferred.

摘要翻译： 可以使用各种加载和存储指令来在寄存器文件和存储器中的寄存器之间传送多个向量元素。 可以使用cnt参数来指示要传送到存储器或从存储器传送的元素的总数，并且可以使用rcnt参数来指示可以传送到寄存器文件中的单个寄存器的向量元素的最大数量 。 此外，指令可以使用各种不同的寻址模式。 可以独立于寄存器元件大小指定存储器元件大小，使得源和目标大小在指令内可能不同。 通过一些指令，可以启动向量流并有条件地排队或出队。 可以提供截断或舍入字段，使得源数据元素在被传送时可以被截断或舍入。 此外，源数据元素在传输时可以是符号或无符号扩展的。

公开(公告)号：US20050053012A1

公开(公告)日：2005-03-10

申请号：US10657331

申请日：2003-09-08

申请人： William Moyer

发明人： William Moyer

IPC分类号： G06F9/30 ,  G06F9/312 ,  H04L12/28

CPC分类号： G06F9/30043 ,  G06F9/30036 ,  G06F9/30109 ,  G06F9/30112

摘要： Various load and store instructions may be used to transfer multiple vector elements between registers in a register file and memory. A cnt parameter may be used to indicate a total number of elements to be transferred to or from memory, and an rcnt parameter may be used to indicate a maximum number of vector elements that may be transferred to or from a single register within a register file. Also, the instructions may use a variety of different addressing modes. The memory element size may be specified independently from the register element size such that source and destination sizes may differ within an instruction. With some instructions, a vector stream may be initiated and conditionally enqueued or dequeued. Truncation or rounding fields may be provided such that source data elements may be truncated or rounded when transferred. Also, source data elements may be sign- or unsigned-extended when transferred.

摘要翻译： 可以使用各种加载和存储指令来在寄存器文件和存储器中的寄存器之间传送多个向量元素。 可以使用cnt参数来指示要传送到存储器或从存储器传送的元素的总数，并且可以使用rcnt参数来指示可以传送到寄存器文件中的单个寄存器的向量元素的最大数量 。 此外，指令可以使用各种不同的寻址模式。 可以独立于寄存器元件大小指定存储器元件大小，使得源和目标大小在指令内可能不同。 通过一些指令，可以启动向量流并有条件地排队或出队。 可以提供截断或舍入字段，使得源数据元素在被传送时可以被截断或舍入。 此外，源数据元素在传输时可以是符号或无符号扩展的。

公开(公告)号：US20050027920A1

公开(公告)日：2005-02-03

申请号：US10631167

申请日：2003-07-31

申请人： Michael Fitzsimmons ,  William Moyer ,  Brett Murdock

发明人： Michael Fitzsimmons ,  William Moyer ,  Brett Murdock

IPC分类号： G06F13/00 ,  G06F13/40

CPC分类号： G06F13/4022 ,  Y02D10/14 ,  Y02D10/151

摘要： A crossbar switch (12) arbitrates for access from multiple bus masters (14, 16, 18, 20 and 22) to multiple addressed slave ports (3 and 4) that have overlapping address ranges. In one form, the address ranges are the same address range. The crossbar switch (12) uses shared slave port control circuitry (48), configuration registers (46) and slave port arbiter logic (34, 36, 38, 40, 42 and 44) to arbitrate for access when all the addressed ports are busy. A determination is made as to whether new access requests are higher or lower in priority than existing accesses. A determination on where to direct a new access request is made based upon a prediction of which of certain multiple accesses will complete first based on various factors including the number of data beats requested as well as wait state information. In one mode, the wait state information is determined dynamically.

摘要翻译： 交叉开关（12）仲裁用于从多个总线主机（14,16,18,20和22）到具有重叠地址范围的多个寻址从端口（3和4）的访问。 在一种形式中，地址范围是相同的地址范围。 当所有寻址端口都忙时，交叉开关（12）使用共享从端口控制电路（48），配置寄存器（46）和从端口仲裁器逻辑（34,36,38,40,42和44）仲裁访问 。 确定新的访问请求是否比现有访问的优先级更高或更低。 基于对包括所请求的数据跳动的数量以及等待状态信息的各种因素的预测，首先将确定某个多个访问中的哪一个将首先完成，从而确定何时引导新的访问请求。 在一种模式中，动态地确定等待状态信息。

公开(公告)号：US5330008A

公开(公告)日：1994-07-19

申请号：US984914

申请日：1992-12-02

申请人： Robert D. Sigafoos ,  William Moyer ,  Mary Hazzard

发明人： Robert D. Sigafoos ,  William Moyer ,  Mary Hazzard

IPC分类号： A01L15/00 ,  A01K13/00 ,  A01L3/00 ,  A01L5/00 ,  A01L7/00 ,  A01L7/02

CPC分类号： A01L3/00 ,  A01K13/007 ,  A01L5/00 ,  A01L7/00 ,  Y10S168/01

摘要： A protective covering for a horse's hoof is provided which comprises a horseshoe having convex and concave edges and a polymeric fiber fabric embedded in a polymeric resin bonded to the horseshoe. The fabric extends beyond the convex edge of the horseshoe. When the shoe is fitted to the horse's hoof, the fabric extends up over the outside of the hoof. The protective covering is secured to the hoof using an acrylic structural adhesive both between the hoof and the shoe and between the polymeric fiber fabric and the outside of the hoof. The polymeric fiber fabric is preferably a polyolefin, and particularly preferred is woven polyethylene. The polymeric resin is preferably polyurethane.

摘要翻译： 提供一种用于马蹄的防护罩，其包括具有凸形和凹形边缘的马掌和嵌入到结合到马掌上的聚合物树脂中的聚合物纤维织物。 织物延伸超过马蹄形的凸缘。 当鞋子装配到马的蹄上时，织物在蹄外部延伸。 保护性覆盖物使用蹄和鞋之间的丙烯酸结构粘合剂以及聚合物纤维织物和蹄外部固定到蹄上。 聚合物纤维织物优选为聚烯烃，特别优选为聚乙烯纤维。 聚合物树脂优选为聚氨酯。