公开(公告)号：US20130194862A1

公开(公告)日：2013-08-01

申请号：US13361760

申请日：2012-01-30

申请人： Seong-Ook Jung ,  Kyungho Ryu ,  Youngdon Jung ,  Jisu Kim ,  Jung Pill Kim ,  Seung H. Kang

发明人： Seong-Ook Jung ,  Kyungho Ryu ,  Youngdon Jung ,  Jisu Kim ,  Jung Pill Kim ,  Seung H. Kang

IPC分类号： G11C11/16

CPC分类号： G11C14/00 ,  G11C11/1659 ,  G11C11/1673 ,  G11C14/0081

摘要： A flip-flop has an output control node and an isolation switch selectively couples a retention sense node to the output control node. A sense circuit selectively couples an external sense current source to the retention sense node and to magnetic tunneling junction (MTJ) elements. Optionally a write circuit selectively injects a write current through one MTJ element and then another MTJ element. Optionally, a write circuit injects a write current through a first MTJ element concurrently with injecting a write current through a second MTJ element.

摘要翻译： 触发器具有输出控制节点，并且隔离开关选择性地将保持感测节点耦合到输出控制节点。 感测电路将外部感测电流源选择性地耦合到保持感测节点和磁性隧道结（MTJ）元件。 可选地，写入电路通过一个MTJ元件和另一个MTJ元件选择性地注入写入电流。 可选地，写入电路通过第一MTJ元件同时注入写入电流，并通过第二MTJ元件注入写入电流。

公开(公告)号：US20130187247A1

公开(公告)日：2013-07-25

申请号：US13356530

申请日：2012-01-23

申请人： Wenqing WU ,  Sean Li ,  Xiaochun Zhu ,  Raghu Sagar Madala ,  Seung H. Kang ,  Kendrick H. Yuen

发明人： Wenqing WU ,  Sean Li ,  Xiaochun Zhu ,  Raghu Sagar Madala ,  Seung H. Kang ,  Kendrick H. Yuen

IPC分类号： H01L29/82 ,  H01L21/8246

CPC分类号： G11C11/161 ,  G11C11/1659 ,  G11C11/5607 ,  H01L43/08

摘要： A spin-torque transfer (STT) magnetic tunnel junction (MTJ) memory includes a unitary fixed magnetic layer, a magnetic barrier layer on the unitary fixed magnetic layer, a free magnetic layer having a plurality of free magnetic islands on the magnetic barrier layer, and a cap layer overlying the free magnetic layer. Also a method of forming an STT-MTJ memory.

摘要翻译： 自旋转矩传递（STT）磁性隧道结（MTJ）存储器包括整体固定磁性层，整体固定磁性层上的磁性阻挡层，在磁性阻挡层上具有多个自由磁性岛的自由磁性层， 以及覆盖自由磁性层的覆盖层。 也是形成STT-MTJ存储器的方法。

公开(公告)号：US08482966B2

公开(公告)日：2013-07-09

申请号：US12236943

申请日：2008-09-24

申请人： Seung H. Kang ,  Sei Seung Yoon

发明人： Seung H. Kang ,  Sei Seung Yoon

IPC分类号： G11C11/15 ,  G11C11/155 ,  H01L29/82 ,  H01L21/00

CPC分类号： G01R33/098 ,  H01L43/08

摘要： Exemplary embodiments of the invention are directed to magnetic elements including a passivation layer for isolation from other on-chip elements. One embodiment is directed to an apparatus comprising a magnetic tunnel junction (MTJ) element. The MTJ element comprises: a first ferromagnetic layer; a second ferromagnetic layer; an insulating layer disposed between the first and second ferromagnetic layers; and an MTJ passivation layer forming protective sidewalls disposed adjacent to the first ferromagnetic layer, the second ferromagnetic layer, and the insulating layer.

摘要翻译： 本发明的示例性实施例涉及包括用于与其它片上元件隔离的钝化层的磁性元件。 一个实施例涉及一种包括磁性隧道结（MTJ）元件的装置。 MTJ元件包括：第一铁磁层; 第二铁磁层; 设置在所述第一和第二铁磁层之间的绝缘层; 以及形成与第一铁磁层，第二铁磁层和绝缘层相邻设置的保护侧壁的MTJ钝化层。

公开(公告)号：US08441850B2

公开(公告)日：2013-05-14

申请号：US12901074

申请日：2010-10-08

申请人： Kangho Lee ,  Tae Hyun Kim ,  Xia Li ,  Jung Pill Kim ,  Seung H. Kang

发明人： Kangho Lee ,  Tae Hyun Kim ,  Xia Li ,  Jung Pill Kim ,  Seung H. Kang

IPC分类号： G11C11/14

CPC分类号： G11C5/025 ,  G11C5/08 ,  G11C11/165 ,  H01L27/0207 ,  Y10T29/49117

摘要： A large scale memory array includes a uniform pattern of uniformly sized dummy bit cells and active bit cells. Sub-arrays within the large scale memory array are separated by the dummy bit cells. Signal distribution circuitry is formed with a width or height corresponding to the width or height of the dummy bit cells so that the signal distribution circuitry occupies the same footprint as the dummy bit cells without disrupting the uniform pattern across the large scale array. Edge dummy cells of a similar size or larger than the standard size bit cells may be placed around the edge of the large scale array to further reduce pattern loading affects.

摘要翻译： 大规模存储器阵列包括统一大小的虚拟位单元和有源位单元的均匀图案。 大规模存储器阵列中的子阵列由虚拟位单元分隔开。 信号分配电路形成为具有对应于虚拟位单元的宽度或高度的宽度或高度，使得信号分配电路占据与虚拟位单元相同的覆盖区，而不会破坏整个大规模阵列上的均匀图案。 类似大小或大于标准尺寸位单元的边缘虚拟单元可以放置在大规模阵列的边缘周围，以进一步减少图案负载影响。

公开(公告)号：US20130076390A1

公开(公告)日：2013-03-28

申请号：US13244962

申请日：2011-09-26

申请人： Jung Pill Kim ,  Tae Hyun Kim ,  Wenqing Wu ,  Xiaochun Zhu ,  Seung H. Kang

发明人： Jung Pill Kim ,  Tae Hyun Kim ,  Wenqing Wu ,  Xiaochun Zhu ,  Seung H. Kang

IPC分类号： H03K19/177 ,  G11C11/00

CPC分类号： G11C11/16 ,  G11C13/0069 ,  H03K19/02 ,  H03K19/20

摘要： A Magnetic Random Access Memory (MRAM) logic circuit includes read sensing circuitry having a first level corresponding to a first category of logic circuitry and a second logic level corresponding to a second category of logic circuitry. The logic circuitry may be switchable between circuitry having the first logic level and circuitry having the second logic level according to the category of the logic circuit being implemented.

摘要翻译： 磁性随机存取存储器（MRAM）逻辑电路包括具有对应于第一类逻辑电路的第一电平的读取感测电路和对应于第二类逻辑电路的第二逻辑电平。 逻辑电路可以在具有第一逻辑电平的电路和具有第二逻辑电平的电路之间根据所实现的逻辑电路的类别来切换。

公开(公告)号：US20130062715A1

公开(公告)日：2013-03-14

申请号：US13360530

申请日：2012-01-27

申请人： Wei-Chuan Chen ,  Kangho Lee ,  Xiaochun Zhu ,  Seung H. Kang

发明人： Wei-Chuan Chen ,  Kangho Lee ,  Xiaochun Zhu ,  Seung H. Kang

IPC分类号： H01L29/82 ,  H01L21/8246

CPC分类号： G11C11/161

摘要： A spin transfer torque magnetic random access memory (STT-MRAM) device includes magnetic tunnel junctions (MTJs) with reduced switching current asymmetry. At least one switching asymmetry balance layer (SABL) near the free layer of the MTJ reduces a first switching current Ic(p-ap) causing the value of the first switching current to be nearly equal to the value of a second switching current Ic(ap-p) without increasing the average switching current of the device. The SABL may be a non-magnetic switching asymmetry balance layer (NM-SABL) and/or a magnetic switching asymmetry balance layer (M-SABL).

摘要翻译： 自旋转移磁力随机存取存储器（STT-MRAM）装置包括具有降低的开关电流不对称性的磁隧道结（MTJ）。 在MTJ自由层附近的至少一个开关不对称平衡层（SABL）减少了第一开关电流Ic（p-ap），使得第一开关电流的值几乎等于第二开关电流Ic的值 ap-p），而不增加器件的平均开关电流。 SABL可以是非磁性开关不对称平衡层（NM-SABL）和/或磁性开关不对称平衡层（M-SABL）。

公开(公告)号：US08362580B2

公开(公告)日：2013-01-29

申请号：US12632952

申请日：2009-12-08

申请人： Wei-Chuan Chen ,  Seung H. Kang

发明人： Wei-Chuan Chen ,  Seung H. Kang

IPC分类号： H01L43/00 ,  H01L43/12

CPC分类号： H01L27/228 ,  G11C11/161 ,  H01L43/08 ,  H01L43/12

摘要： A system and method for forming a magnetic tunnel junction (MTJ) storage element utilizes a composite free layer structure. The MTJ element includes a stack comprising a pinned layer, a barrier layer, and a composite free layer. The composite free layer includes a first free layer, a superparamagnetic layer and a nonmagnetic spacer layer interspersed between the first free layer and the superparamagnetic layer. A thickness of the spacer layer controls a manner of magnetic coupling between the first free layer and the superparamagnetic layer.

摘要翻译： 用于形成磁性隧道结（MTJ）存储元件的系统和方法利用复合自由层结构。 MTJ元件包括包括钉扎层，阻挡层和复合自由层的堆叠。 复合自由层包括散布在第一自由层和超顺磁层之间的第一自由层，超顺磁层和非磁性间隔层。 间隔层的厚度控制第一自由层和超顺磁层之间的磁耦合的方式。

公开(公告)号：US08335101B2

公开(公告)日：2012-12-18

申请号：US12691252

申请日：2010-01-21

申请人： Seong-Ook Jung ,  Jisu Kim ,  Seung H. Kang

发明人： Seong-Ook Jung ,  Jisu Kim ,  Seung H. Kang

IPC分类号： G11C11/00

CPC分类号： G11C11/16 ,  G11C11/1673

摘要： A resistance-based memory with a reduced voltage I/O device is disclosed. In a particular embodiment, a circuit includes a data path including a first resistive memory cell and a first load transistor. A reference path includes a second resistive memory cell and a second load transistor. The first load transistor and the second load transistor are input and output (I/O) transistors adapted to operate at a load supply voltage similar to a core supply voltage of a core transistor within the circuit.

摘要翻译： 公开了一种具有降压I / O装置的基于电阻的存储器。 在特定实施例中，电路包括包括第一电阻存储器单元和第一负载晶体管的数据路径。 参考路径包括第二电阻存储器单元和第二负载晶体管。 第一负载晶体管和第二负载晶体管是适于在类似于电路内的核心晶体管的核心电源电压的负载电源电压下工作的输入和输出（I / O）晶体管。

公开(公告)号：US20120275212A1

公开(公告)日：2012-11-01

申请号：US13346029

申请日：2012-01-09

申请人： Seong-Ook Jung ,  Jisu Kim ,  Youngdon Jung ,  Jung Pill Kim ,  Seung H. Kang

发明人： Seong-Ook Jung ,  Jisu Kim ,  Youngdon Jung ,  Jung Pill Kim ,  Seung H. Kang

IPC分类号： G11C11/00 ,  G11C7/00

CPC分类号： G11C13/0069 ,  G11C7/06 ,  G11C7/14 ,  G11C11/16 ,  G11C13/004 ,  G11C16/26 ,  G11C16/28

摘要： A resistance based memory sensing circuit has reference current transistors feeding a reference node and a read current transistor feeding a sense node, each transistor has a substrate body at a regular substrate voltage during a stand-by mode and biased during a sensing mode at a body bias voltage lower than the regular substrate voltage. In one option the body bias voltage is determined by a reference voltage on the reference node. The substrate body at the regular substrate voltage causes the transistors to have a regular threshold voltage, and the substrate body at the body bias voltage causes the transistors to have a sense mode threshold voltage, lower than the regular threshold voltage.

摘要翻译： 基于电阻的存储器感测电路具有馈送参考节点的参考电流晶体管和馈送感测节点的读取电流晶体管，每个晶体管在待机模式期间具有处于规则衬底电压的衬底主体，并且在身体的感测模式期间被偏置 偏置电压低于正常基板电压。 在一个选项中，体偏置电压由参考节点上的参考电压确定。 处于规则衬底电压的衬底体使晶体管具有规则的阈值电压，并且在体偏置电压下的衬底体使晶体管具有低于常规阈值电压的感测模式阈值电压。

公开(公告)号：US20120205764A1

公开(公告)日：2012-08-16

申请号：US13026320

申请日：2011-02-14

申请人： Wei-Chuan Chen ,  Xia Li ,  Seung H. Kang

发明人： Wei-Chuan Chen ,  Xia Li ,  Seung H. Kang

IPC分类号： H01L29/82 ,  H01L21/02

CPC分类号： G11C11/16 ,  G11C11/161 ,  H01L23/552 ,  H01L27/11502 ,  H01L27/11507 ,  H01L27/228 ,  H01L43/02 ,  H01L43/08 ,  H01L43/12 ,  H01L2924/0002 ,  H01L2924/00

摘要： Methods and apparatus for shielding a shielding a non-volatile memory, such as shielding a magnetic tunnel junction (MTJ) device from a magnetic flux are provided. In an example, a shielding layer is formed adjacent to an electrode of an MTJ device, such that the shielding layer substantially surrounds a surface of the electrode, and a metal line is coupled to the shielding layer. The metal line can be coupled to the shielding layer by a via.

摘要翻译： 提供了用于屏蔽屏蔽非易失性存储器的方法和装置，例如屏蔽磁性隧道结（MTJ）装置与磁通量。 在一个示例中，屏蔽层邻近MTJ器件的电极形成，使得屏蔽层基本上围绕电极的表面，并且金属线耦合到屏蔽层。 金属线可以通过通孔耦合到屏蔽层。