-
公开(公告)号：US10437602B2
公开(公告)日：2019-10-08
申请号：US13524839
申请日：2012-06-15
摘要： Program exception conditions cause a transaction to abort and typically result in an interruption in which the operating system obtains control. A program interruption filtering control is provided to selectively present the interrupt. That is, the interrupt from the program exception condition may or may not be presented depending at least on the program interruption filtering control and a transaction class associated with the program exception condition. The program interruption filtering control is provided by a TRANSACTION BEGIN instruction.
-
公开(公告)号：US09336046B2
公开(公告)日：2016-05-10
申请号：US13524877
申请日：2012-06-15
CPC分类号： G06F9/30098 , G06F9/3004 , G06F9/30087 , G06F9/30145 , G06F9/3834 , G06F9/3842 , G06F9/3857 , G06F9/3861 , G06F9/466
摘要： A transaction executing within a computing environment ends prior to completion; i.e., execution is aborted. Pursuant to aborting execution, a hardware transactional execution CPU mode is exited, and one or more of the following is performed: restoring selected registers; committing nontransactional stores on abort; branching to a transaction abort program status word specified location; setting a condition code and/or abort code; and/or preserving diagnostic information.
摘要翻译： 在计算环境中执行的事务在完成之前结束; 即执行中止。 根据中止执行，退出硬件事务执行CPU模式，执行以下一个或多个操作：恢复所选择的寄存器; 在中止时承诺非事务性商店; 分支到事务中止程序状态字指定位置; 设置条件代码和/或中止代码; 和/或保存诊断信息。
-
公开(公告)号：US20150019814A1
公开(公告)日：2015-01-15
申请号：US13941767
申请日：2013-07-15
申请人： Dan F. Greiner , Timothy J. Slegel
发明人： Dan F. Greiner , Timothy J. Slegel
IPC分类号： G06F12/08
CPC分类号： G06F12/0875 , G06F9/30003 , G06F9/30043 , G06F9/30047 , G06F9/30145 , G06F12/0802 , G06F12/0893 , G06F2212/452
摘要： A facility and cache machine instruction of a computer architecture for specifying a target cache cache-level and a target cache attribute of interest for obtaining a cache attribute of one or more target caches. The requested cache attribute of the target cache(s) is saved in a register.
摘要翻译： 一种用于指定目标缓存高速缓存级别和感兴趣的目标高速缓存属性的用于获得一个或多个目标高速缓存的高速缓存属性的计算机体系结构的设施和缓存机器指令。 所请求的高速缓存属性被保存在一个寄存器中。
-
公开(公告)号：US20130339675A1
公开(公告)日：2013-12-19
申请号：US13524796
申请日：2012-06-15
IPC分类号： G06F9/00
CPC分类号： G06F11/1474 , G06F9/3861 , G06F9/466 , G06F9/467 , G06F11/3636 , G06F11/366 , G06F11/3688 , G06F13/4068 , G06F2201/87
摘要： Task specific diagnostic controls are provided to facilitate the debugging of certain types of abort conditions. The diagnostic controls may be set to cause transactions to be selectively aborted, allowing a transaction to drive its abort handler routine for testing purposes. The controls include, for instance, a transaction diagnostic scope and a transaction diagnostic control. The transaction diagnostic scope indicates when the transaction diagnostic control is to be applied, and the transaction diagnostic control indicates whether transactions are to selectively aborted.
摘要翻译： 提供任务特定的诊断控制，以便于某些类型的中止条件的调试。 可以设置诊断控件以导致事务被选择性地中止，从而允许事务驱动其中止处理程序用于测试目的。 控件包括例如事务诊断范围和事务诊断控件。 事务诊断范围指示何时应用事务诊断控件，并且事务诊断控件指示是否选择性地中止事务。
-
公开(公告)号：US20130339674A1
公开(公告)日：2013-12-19
申请号：US13524765
申请日：2012-06-15
IPC分类号： G06F9/30
CPC分类号： G06F9/3861 , G06F9/3004 , G06F9/30087 , G06F9/30098 , G06F9/3834 , G06F9/466 , G06F9/467 , G06F9/528
摘要： Restricted instructions are prohibited from execution within a transaction. There are classes of instructions that are restricted regardless of type of transaction: constrained or nonconstrained. There are instructions only restricted in constrained transactions, and there are instructions that are selectively restricted for given transactions based on controls specified on instructions used to initiate the transactions.
摘要翻译： 限制的指令在交易中被禁止执行。 无论事务类型如何，都有限制性的指令类型：受限制的或不受约束的。 只有受限制的交易中才有限制性的指令，并且根据用于启动交易的指令指定的控制指令，有选择地限制给定的交易。
-
公开(公告)号：US08131934B2
公开(公告)日：2012-03-06
申请号：US12966316
申请日：2010-12-13
申请人： Dan F. Greiner , Timothy J. Slegel
发明人： Dan F. Greiner , Timothy J. Slegel
IPC分类号： G06F13/00
CPC分类号： G06F9/30145 , G06F9/30047 , G06F9/30058 , G06F9/30167 , G06F9/322
摘要： A facility and cache machine instruction of a computer architecture for specifying a target cache cache-level and a target cache attribute of interest for obtaining a cache attribute of one or more target caches. The requested cache attribute of the target cache(s) is saved in a register.
摘要翻译： 一种用于指定目标缓存高速缓存级别和感兴趣的目标高速缓存属性的用于获得一个或多个目标高速缓存的高速缓存属性的计算机体系结构的设施和缓存机器指令。 所请求的高速缓存属性被保存在一个寄存器中。
-
57.发明授权公开(公告)号：US07895419B2
公开(公告)日：2011-02-22
申请号：US11972679
申请日：2008-01-11
CPC分类号： G06F9/30029 , G06F9/30032 , G06F9/30145 , G06F9/30167 , G06F9/30185 , G06F9/30189 , G06F9/342
摘要： A rotate then operate instruction having a T bit is fetched and executed wherein a first operand in a first register is rotated by an amount and a Boolean operation is performed on a selected portion of the rotated first operand and a second operand in of a second register. If the T bit is ‘0’ the selected portion of the result of the Boolean operation is inserted into corresponding bits of a second operand of a second register. If the T bit is ‘1’, in addition to the inserted bits, the bits other than the selected portion of the rotated first operand are saved in the second register.
摘要翻译： 旋转，然后操作具有T位的指令被执行，其中第一寄存器中的第一操作数旋转一个量，并且对旋转的第一操作数的选定部分执行布尔运算，并且在第二寄存器中执行第二操作数 。 如果T位为“0”，则将布尔运算结果的选定部分插入到第二寄存器的第二个操作数的相应位中。 如果T位为“1”，除了插入的位之外，所转动的第一个操作数的选定部分以外的其他位被保存在第二个寄存器中。
-
公开(公告)号：US20090182984A1
公开(公告)日：2009-07-16
申请号：US11972714
申请日：2008-01-11
IPC分类号： G06F9/30
CPC分类号： G06F9/30054 , G06F9/30167 , G06F9/324 , G06F9/342 , G06F9/355
摘要： A method, system and program product for an execute relative instruction, which when executed fetches and executes a target instruction at a relative address and then returns processing to the next instruction following the execute relative instruction. The relative address is formed by adding the value of the program counter to a sign extended immediate field. The fetched target instruction is optionally modified before execution by OR'ing bits into predetermined bits of the target instruction.
摘要翻译： 一种用于执行相关指令的方法，系统和程序产品，其在执行时在相对地址处获取并执行目标指令，然后在执行相关指令之后向下一个指令返回处理。 通过将程序计数器的值添加到符号扩展的立即数字段来形成相对地址。 所获取的目标指令在执行之前可选地被修改以将位对准目标指令的预定位。
-
59.发明申请公开(公告)号：US20090182981A1
公开(公告)日：2009-07-16
申请号：US11972679
申请日：2008-01-11
IPC分类号： G06F9/315
CPC分类号： G06F9/30029 , G06F9/30032 , G06F9/30145 , G06F9/30167 , G06F9/30185 , G06F9/30189 , G06F9/342
摘要： A rotate then operate instruction having a T bit is fetched and executed wherein a first operand in a first register is rotated by an amount and a Boolean operation is performed on a selected portion of the rotated first operand and a second operand in of a second register. If the T bit is ‘0’ the selected portion of the result of the Boolean operation is inserted into corresponding bits of a second operand of a second register. If the T bit is ‘1’, in addition to the inserted bits, the bits other than the selected portion of the rotated first operand are saved in the second register.
摘要翻译： 旋转，然后操作具有T位的指令被执行，其中第一寄存器中的第一操作数旋转一个量，并且对旋转的第一操作数的选定部分执行布尔运算，并且在第二寄存器中执行第二操作数 。 如果T位为“0”，则将布尔运算结果的选定部分插入到第二寄存器的第二个操作数的相应位中。 如果T位为“1”，除了插入的位之外，所转动的第一个操作数的选定部分以外的其他位被保存在第二个寄存器中。
-
公开(公告)号：US20090182942A1
公开(公告)日：2009-07-16
申请号：US11972675
申请日：2008-01-11
申请人： Dan F. Greiner , Timothy J. Slegel
发明人： Dan F. Greiner , Timothy J. Slegel
IPC分类号： G06F12/08
CPC分类号： G06F9/30145 , G06F9/30047 , G06F9/30058 , G06F9/30167 , G06F9/322
摘要： A facility and cache machine instruction of a computer architecture for specifying a target cache cache-level and a target cache attribute of interest for obtaining a cache attribute of one or more target caches. The requested cache attribute of the target cache(s) is saved in a register.
摘要翻译： 一种用于指定目标缓存高速缓存级别和感兴趣的目标高速缓存属性的用于获得一个或多个目标高速缓存的高速缓存属性的计算机体系结构的设施和缓存机器指令。 所请求的高速缓存属性被保存在一个寄存器中。
-
-
-
-
-
-
-
-
-
搜索结果
140 条记录 (耗时 0.068 秒)
