利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

77 条记录 (耗时 0.031 秒)

    IMPLEMENTING A NEURAL NETWORK ALGORITHM ON A NEUROSYNAPTIC SUBSTRATE BASED ON CRITERIA RELATED TO THE NEUROSYNAPTIC SUBSTRATE
    55.
    发明申请
    IMPLEMENTING A NEURAL NETWORK ALGORITHM ON A NEUROSYNAPTIC SUBSTRATE BASED ON CRITERIA RELATED TO THE NEUROSYNAPTIC SUBSTRATE 审中-公开
    基于与神经生物基质相关的标准，在神经生物学基底上实施神经网络算法

    公开(公告)号：US20160335535A1

    公开(公告)日：2016-11-17

    申请号：US14662096

    申请日：2015-03-18

    申请人： International Business Machines Corporation

    发明人： Arnon Amir ,  Rathinakumar Appuswamy ,  Pallab Datta ,  Myron D. Flickner ,  Paul A. Merolla ,  Dharmendra S. Modha ,  Benjamin G. Shaw

    IPC分类号： G06N3/063 ,  G06N3/04

    CPC分类号： G06N3/063 ,  G06N3/04

    摘要： One embodiment of the invention provides a system for mapping a neural network onto a neurosynaptic substrate. The system comprises a reordering unit for reordering at least one dimension of an adjacency matrix representation of the neural network. The system further comprises a mapping unit for selecting a mapping method suitable for mapping at least one portion of the matrix representation onto the substrate, and mapping the at least one portion of the matrix representation onto the substrate utilizing the mapping method selected. The system further comprises a refinement unit for receiving user input regarding at least one criterion relating to accuracy or resource utilization of the substrate. The system further comprises an evaluating unit for evaluating each mapped portion against each criterion. Each mapped portion that fails to satisfy a criterion may be remapped to allow trades offs between accuracy and resource utilization of the substrate.

    摘要翻译： 本发明的一个实施例提供了一种用于将神经网络映射到神经突触基底上的系统。 该系统包括重排序单元，用于对神经网络的邻接矩阵表示的至少一个维度重新排序。 该系统还包括映射单元，用于选择适于将矩阵表示的至少一部分映射到衬底上的映射方法，以及使用所选择的映射方法将矩阵表示的至少一部分映射到衬底上。 该系统还包括用于接收关于与衬底的精度或资源利用有关的至少一个准则的用户输入的细化单元。 该系统还包括评估单元，用于针对每个标准评估每个映射部分。 不能满足标准的每个映射部分可以被重新映射以允许在衬底的精度和资源利用之间进行交易。

    TRANSFORM ARCHITECTURE FOR MULTIPLE NEUROSYNAPTIC CORE CIRCUITS
    56.
    发明申请
    TRANSFORM ARCHITECTURE FOR MULTIPLE NEUROSYNAPTIC CORE CIRCUITS 审中-公开
    用于多个神经细胞核心电路的变换架构

    公开(公告)号：US20160292565A1

    公开(公告)日：2016-10-06

    申请号：US15184917

    申请日：2016-06-16

    申请人： International Business Machines Corporation

    发明人： Rathinakumar Appuswamy ,  Myron D. Flickner ,  Dharmendra S. Modha

    IPC分类号： G06N3/04 ,  G06N3/08 ,  G06N3/063

    CPC分类号： G06N3/063 ,  G06F17/16 ,  G06N3/04 ,  G06N3/049 ,  G06N3/0635 ,  G06N3/08 ,  G06N3/088

    摘要： Embodiments of the present invention provide a method for feature extraction using multiple neurosynaptic core circuits including one or more input core circuits for receiving input and one or more output core circuits for generating output. The method comprises receiving a set of input data via the input core circuits, and extracting a first set of features from the input data using the input core circuits. Each feature of the first set of features is based on a subset of the input data. The method further comprises reordering the first set of features using the input core circuits, and generating a second set of features by combining the reordered first set of features using the output core circuits. The second set of features comprises a set of features with reduced correlation. Each feature of the second set of features is based on the entirety of said set of input data.

    摘要翻译： 本发明的实施例提供一种使用多个神经突触核心电路的特征提取方法，包括用于接收输入的一个或多个输入核心电路和用于产生输出的一个或多个输出核心电路。 该方法包括经由输入核心电路接收一组输入数据，并使用输入核心电路从输入数据中提取第一组特征。 第一组特征的每个特征基于输入数据的子集。 该方法还包括使用输入核心电路重新排序第一组特征，以及通过使用输出核心电路组合重排序的第一组特征来产生第二组特征。 第二组特征包括具有降低的相关性的一组特征。 第二组特征的每个特征基于所述一组输入数据的整体。

    Transform architecture for multiple neurosynaptic core circuits
    57.
    发明授权
    Transform architecture for multiple neurosynaptic core circuits 有权
    用于多个神经突触核心电路的变换架构

    公开(公告)号：US09412063B2

    公开(公告)日：2016-08-09

    申请号：US14142616

    申请日：2013-12-27

    申请人： International Business Machines Corporation

    发明人： Rathinakumar Appuswamy ,  Myron D. Flickner ,  Dharmendra S. Modha

    IPC分类号： G06F15/18 ,  G06N3/04 ,  G06N3/063 ,  G06N99/00

    CPC分类号： G06N3/063 ,  G06F17/16 ,  G06N3/04 ,  G06N3/049 ,  G06N3/0635 ,  G06N3/08 ,  G06N3/088

    摘要： Embodiments of the present invention provide a method for feature extraction using multiple neurosynaptic core circuits including one or more input core circuits for receiving input and one or more output core circuits for generating output. The method comprises receiving a set of input data via the input core circuits, and extracting a first set of features from the input data using the input core circuits. Each feature of the first set of features is based on a subset of the input data. The method further comprises reordering the first set of features using the input core circuits, and generating a second set of features by combining the reordered first set of features using the output core circuits. The second set of features comprises a set of features with reduced correlation. Each feature of the second set of features is based on the entirety of said set of input data.

    摘要翻译： 本发明的实施例提供一种使用多个神经突触核心电路的特征提取方法，包括用于接收输入的一个或多个输入核心电路和用于产生输出的一个或多个输出核心电路。 该方法包括经由输入核心电路接收一组输入数据，并使用输入核心电路从输入数据中提取第一组特征。 第一组特征的每个特征基于输入数据的子集。 该方法还包括使用输入核心电路重新排序第一组特征，以及通过使用输出核心电路组合重排序的第一组特征来产生第二组特征。 第二组特征包括具有降低的相关性的一组特征。 第二组特征的每个特征基于所述一组输入数据的整体。

    NEUROMORPHIC HARDWARE FOR NEURONAL COMPUTATION AND NON-NEURONAL COMPUTATION
    60.
    发明申请
    NEUROMORPHIC HARDWARE FOR NEURONAL COMPUTATION AND NON-NEURONAL COMPUTATION 审中-公开
    用于神经计算的神经元硬件和非神经计算

    公开(公告)号：US20150324684A1

    公开(公告)日：2015-11-12

    申请号：US14273487

    申请日：2014-05-08

    申请人： International Business Machines Corporation

    发明人： Rodrigo Alvarez-Icaza Rivera ,  Rathinakumar Appuswamy ,  John V. Arthur ,  Andrew S. Cassidy ,  Bryan L. Jackson ,  Paul A. Merolla ,  Dharmendra S. Modha ,  Jun Sawada

    IPC分类号： G06N3/04

    CPC分类号： G06N3/04 ,  G06N3/049 ,  G06N3/063

    摘要： Embodiments of the invention provide a neurosynaptic system comprising a delay unit for receiving and buffering axonal inputs, and a neural computation unit for generating neuronal outputs by performing a set of computations based on at least one axonal input received by the delay unit. The system further comprises a permutation unit for receiving external inputs to the system, and transmitting external outputs from the system. The permutation unit maps each external input received as either an axonal input to the delay unit or an external output from the system. The permutation unit maps each neuronal output generated by the neural computation unit as either an axonal input to the delay unit or an external output from the system. The neural computation unit comprises multiple electronic neurons, multiple electronic axons, and a plurality of electronic synapse devices interconnecting the neurons with the axons.

    摘要翻译： 本发明的实施例提供了一种包括用于接收和缓冲轴突输入的延迟单元的神经突触系统，以及用于通过基于由延迟单元接收的至少一个轴突输入执行一组计算来产生神经元输出的神经计算单元。 该系统还包括一个置换单元，用于接收系统的外部输入，并从系统发送外部输出。 置换单元将作为轴突输入接收的每个外部输入映射到延迟单元或来自系统的外部输出。 置换单元将由神经计算单元生成的每个神经元输出映射为延迟单元的轴突输入或来自系统的外部输出。 神经计算单元包括多个电子神经元，多个电子轴突和将神经元与轴突互连的多个电子突触装置。