公开(公告)号：US07071908B2

公开(公告)日：2006-07-04

申请号：US10849195

申请日：2004-05-20

申请人： Karl M. Guttag ,  Alvin Guttag

发明人： Karl M. Guttag ,  Alvin Guttag

IPC分类号： G09G3/36

CPC分类号： G09G5/10 ,  G06F3/147 ,  G09G3/2014 ,  G09G3/2022 ,  G09G3/34 ,  G09G3/346 ,  G09G2300/0809 ,  G09G2300/0857 ,  G09G2310/0221 ,  G09G2310/0275

摘要： The present invention provides a various methods, systems and devices for controlling light modulating elements and/or spatial light modulators. In some embodiments of the present invention, a recursive feedback method is used to control light modulating elements and/or spatial light modulators.

摘要翻译： 本发明提供了用于控制光调制元件和/或空间光调制器的各种方法，系统和装置。 在本发明的一些实施例中，使用递归反馈方法来控制光调制元件和/或空间光调制器。

公开(公告)号：US6088280A

公开(公告)日：2000-07-11

申请号：US413928

申请日：1999-10-07

申请人： Wilbur Christian Vogley ,  Anthony M. Balistreri ,  Karl M. Guttag ,  Steven D. Krueger ,  Duy-Loan T. Le ,  Joseph H. Neal ,  Kenneth A. Poteet ,  Joseph P. Hartigan ,  Roger D. Norwood

发明人： Wilbur Christian Vogley ,  Anthony M. Balistreri ,  Karl M. Guttag ,  Steven D. Krueger ,  Duy-Loan T. Le ,  Joseph H. Neal ,  Kenneth A. Poteet ,  Joseph P. Hartigan ,  Roger D. Norwood

IPC分类号： G06F12/00 ,  G11C7/10 ,  G11C11/407 ,  G11C7/00

CPC分类号： G11C7/1006 ,  G11C7/1018 ,  G11C7/1072

摘要： A synchronous random access memory is arranged to be responsive directly to a system clock signal for operating synchronously with the associated microprocessor. The synchronous random access memory is further arranged to either write-in or read out data in a synchronous burst operation or synchronous wrap operation in addition to synchronous random access operations. The synchronous random access memory device may be fabricated as a dynamic storage device or as a static storage device.

摘要翻译： 同步随机存取存储器被布置为直接响应于系统时钟信号，以与相关联的微处理器同步操作。 同步随机存取存储器还被布置成除了同步随机存取操作之外，以同步脉冲串操作或同步包络操作来写入或读出数据。 同步随机存取存储器件可以制造为动态存储器件或静态存储器件。

公开(公告)号：US5956744A

公开(公告)日：1999-09-21

申请号：US706618

申请日：1996-09-06

申请人： Iain Robertson ,  Karl M. Guttag ,  Eric R. Hansen

发明人： Iain Robertson ,  Karl M. Guttag ,  Eric R. Hansen

IPC分类号： G06F12/12

CPC分类号： G06F12/123

摘要： A multilevel hierarchical least recently used cache replacement priority in a digital data processing system including plural memories, each memory connected to said system bus for memory access, a memory address generator generating addresses for read access to a corresponding of the memories and a memory cache having a plurality of cache entries, each cache entry including a range of addresses and a predetermined set of cache words. During each memory read the comparator compares the generated address with the address range of each cache entry. If there is a match, then the cache supplies a cache word corresponding to the least significant bits of the generated address from the matching cache entry. If there is no such match, the generated address is supplied to the memories and a set of words is recalled corresponding to the generated address. This set of words replaces a least recently used prior stored memory cache entry having the lowest priority level. The priority level for each cache entry may be recalled from a cache priority level look-up table or entered from an instruction via coding in opcode bits or a priority setting instruction. In an alternative embodiment this technique is used with a memory configuration cache storing memory access parameters for corresponding address ranges enabling adaption to plural memories requiring differing sets of memory access parameters.

摘要翻译： 在包括多个存储器的数字数据处理系统中的多级分级最低最近使用的高速缓存替换优先级，连接到所述系统总线的每个存储器用于存储器访问，存储器地址生成器产生用于对对应的存储器进行读访问的地址和具有 多个高速缓存条目，每个高速缓存条目包括地址范围和预定的一组高速缓存字。 在每个存储器读取期间，比较器将生成的地址与每个高速缓存条目的地址范围进行比较。 如果存在匹配，则高速缓存从匹配的高速缓存条目提供对应于生成的地址的最低有效位的缓存字。 如果没有这样的匹配，则将生成的地址提供给存储器，并且根据生成的地址来调用一组字。 这组文字替代了具有最低优先级的最近最少使用的先前存储的存储器高速缓存条目。 每个高速缓存条目的优先级可以从高速缓存优先级查找表调用，或者通过操作码中的编码或优先级设置指令从指令中输入。 在替代实施例中，该技术与存储器配置高速缓存一起使用，存储器访问参数用于相应的地址范围，使得能够适应需要不同组的存储器访问参数的多个存储器。

公开(公告)号：US5923340A

公开(公告)日：1999-07-13

申请号：US485540

申请日：1995-06-07

申请人： Karl M. Guttag ,  Michael D. Asal ,  Jerry R. Van Aken ,  Neil Tebbutt ,  Mark F. Novak

发明人： Karl M. Guttag ,  Michael D. Asal ,  Jerry R. Van Aken ,  Neil Tebbutt ,  Mark F. Novak

IPC分类号： G06T1/20 ,  G09G5/393 ,  G06F12/06

CPC分类号： G06T1/20 ,  G09G5/393 ,  G09G2340/10

摘要： The graphics data processor of the present invention offers as a single instruction in its instruction set a draw and advance operation. A first data register stores a set of X and Y coordinates. In a first embodiment, a predetermined color code is stored at the pixel address of a bit mapped display memory indicated by the X and Y coordinates the first data register upon execution of the the draw and advance instruction. The X and Y coordinates stored in the first data register are then advanced by addition of X and Y coordinates stored in a second data register. A second embodiment is similar except that the color code stored at the X and Y coordinates of the first date register is recalled for combining with the predetermined color code and the combined result stored at that pixel location. The predetermined color code is preferrably stored in another data register. By proper selection of the X and Y coordinate data stored in the second data register either the X or the Y coordinate may be altered alone or both may by simultaneously changed. Provision of signed X and Y coordinate values in the second register enables either the X or Y coordinate to be incremented of decremented. This instruction serves to inhance the speed at which a line or computed curve may by drawn in the bit mapped display.

摘要翻译： 本发明的图形数据处理器在其指令集中作为单个指令提供绘图和提前操作。 第一数据寄存器存储一组X和Y坐标。 在第一实施例中，在由X和Y指示的位映射显示存储器的像素地址处存储预定色码，并且在执行绘图和提前指令时对第一数据寄存器进行坐标。 然后通过加上存储在第二数据寄存器中的X和Y坐标来提前存储在第一数据寄存器中的X和Y坐标。 第二实施例是类似的，除了存储在第一日期寄存器的X和Y坐标处的颜色代码被调用以与预定颜色代码组合，并且存储在该像素位置处的组合结果。 预定的颜色代码优选地存储在另一个数据寄存器中。 通过适当选择存储在第二数据寄存器中的X和Y坐标数据，X或Y坐标可以单独改变，或者两者可以同时改变。 在第二个寄存器中提供有符号的X和Y坐标值可以使X或Y坐标递增递减。 该指令用于提高在位映射显示中绘制线或计算曲线的速度。

公开(公告)号：US5596763A

公开(公告)日：1997-01-21

申请号：US159285

申请日：1993-11-30

申请人： Karl M. Guttag ,  Richard Simpson ,  Brendan Walsh

发明人： Karl M. Guttag ,  Richard Simpson ,  Brendan Walsh

IPC分类号： G06F7/00 ,  G06F7/57 ,  G06F7/575 ,  G06F12/08 ,  G06T1/20 ,  G06F7/38 ,  G06F7/50

CPC分类号： G06F7/575 ,  G06F2207/382 ,  G06F7/49994

摘要： A three input arithmetic logic unit (230) forms a mixed arithmetic and Boolean combination of three multibit input signals. The arithmetic logic unit (230) first forms a Boolean combination and then forms an arithmetic combination. The current instruction drives an instruction decoder (250, 245) that generates the functions signals F0-F7 which control the combination formed. The three input arithmetic logic unit (230) preferably employs a set of bit circuits (400), each forming carry propagate, generate and kill signals. These signals may employed with a multilevel logic tree circuit and a carry input to produce a bit resultant and a carry output to the next bit circuit. This structure permits formation of selected arithmetic, Boolean or mixed arithmetic and Boolean function of the three input signals based upon the current instruction. Selection of the function signals enables the combination to be insensitive to one of the input signals, thus performs a two input function of remaining input signals. The instruction itself may include the function signals and function modification bits, or the function signals and function modification signals may be stored in a special data register. Function modification signals cause modification of the function signals prior to use. The three input arithmetic logic unit (230) includes a least significant bit carry-in generator (246) supplying a carry input to the least significant bit. This carry input is determined by the combination being formed, and generally is "1" only during subtraction. The carry input may be specified in the special purpose data register (D0) for certain instructions. The combination formed is optionally modified dependent upon the sign bit of one of the inputs.

摘要翻译： 三输入算术逻辑单元（230）形成三个多位输入信号的混合运算和布尔组合。 算术逻辑单元（230）首先形成布尔组合，然后形成算术组合。 当前指令驱动产生控制所形成的组合的功能信号F0-F7的指令译码器（250,245）。 三输入算术逻辑单元（230）优选地采用一组比特电路（400），每一组形成进位传播，产生和终止信号。 这些信号可以与多级逻辑树电路和进位输入一起使用，以产生位结果和进位输出到下一位电路。 该结构允许基于当前指令形成三个输入信号的所选算术，布尔或混合运算和布尔函数。 功能信号的选择使得组合对输入信号之一不敏感，从而执行剩余输入信号的两个输入功能。 指令本身可以包括功能信号和功能修改位，或者功能信号和功能修改信号可以存储在特殊数据寄存器中。 功能修改信号在使用前会引起功能信号的修改。 三输入算术逻辑单元（230）包括向最低有效位提供进位输入的最低有效位进位发生器（246）。 该进位输入由形成的组合确定，并且通常在减法期间为“1”。 某些指令可以在专用数据寄存器（D0）中指定进位输入。 根据其中一个输入的符号位可选地修改形成的组合。

公开(公告)号：US5596519A

公开(公告)日：1997-01-21

申请号：US484113

申请日：1995-06-07

申请人： Jerry R. Van Aken ,  Karl M. Guttag ,  Sydney W. Poland

发明人： Jerry R. Van Aken ,  Karl M. Guttag ,  Sydney W. Poland

IPC分类号： G06F7/52 ,  G06F7/74

CPC分类号： G06F7/74 ,  G06F7/535 ,  G06F2207/5353 ,  G06F7/49936

摘要： An iterative technique for division having a divisor of N bits and a numerator of more than N bits. Each iteration includes initial detection of the position of a left most one bit (1011, 1035) of N most significant bits of the numerator. If this L is not zero, then the numerator is left shifted by L places (1016, 1039), the next L quotient bits are set to zero and the number of completed iterations is incremented by L. An alternative embodiment detects bit position of the left most one of an exclusive OR of the N most significant bits of the numerator and the divisor. Next the divisor is subtracted from the N most significant bits of the numerator. If the difference is greater than or equal to zero, then the next quotient bit is "1" and the difference is substituted for the N most significant bits of the numerator. If the difference is less than zero, then the next quotient bit is "0". Then the numerator is left shifted one place. These iterations repeat until they exceed N. The last numerator is the remainder of the division. This technique eliminates useless data manipulation for the cases where this technique determines the quotient bits are "0".

摘要翻译： 一种用于除法的迭代技术，其具有N位的除数和大于N位的分子。 每个迭代包括对分子的N个最高有效位的最左一位（1011,1035）的位置的初始检测。 如果该L不为零，则分子左移L位（1016,1033），下一个L商位被设置为零，并且完成的迭代次数增加L.替代实施例检测位置 留下分子和除数的N个最高有效位的异或的最多的一个。 接下来，从分子的N个最高有效位中减去除数。 如果差值大于或等于零，则下一个商位为“1”，差值代替分子的N个最高有效位。 如果差值小于零，则下一个商位为“0”。 然后分子左移一个位置。 这些迭代重复直到它们超过N.最后一个分子是除法的剩余部分。 这种技术消除了这种技术确定商位为“0”的情况下的无用数据操作。

公开(公告)号：US5437011A

公开(公告)日：1995-07-25

申请号：US191885

申请日：1994-02-04

申请人： Karl M. Guttag ,  Michael D. Asal ,  Jerry R. Van Aken ,  Neil Tebbutt ,  Mark F. Novak

发明人： Karl M. Guttag ,  Michael D. Asal ,  Jerry R. Van Aken ,  Neil Tebbutt ,  Mark F. Novak

IPC分类号： G06T1/20 ,  G09G5/393 ,  G06F15/00

CPC分类号： G06T1/20 ,  G09G5/393 ,  G09G2340/10

摘要： The graphics data processor of the present invention offers as a single instruction in its instruction set a draw and advance operation. A first data register stores a set of X and Y coordinates. In a first embodiment, a predetermined color code is stored at the pixel address of a bit mapped display memory indicated by the X and Y coordinates the first data register upon execution of the draw and advance instruction. The X and Y coordinates stored in the first data register are then advanced by addition of X and Y coordinates stored In a second data register. A second embodiment is similar except that the color code stored at the X and Y coordinates of the first data register is recalled for combining with the predetermined color code and the combined result stored at that pixel location. The predetermined color code is preferably stored in another data register. By proper selection of the X and Y coordinate data stored in the second data register either the X or the Y coordinate may be altered alone or both may be simultaneously changed. Provision of signed X and Y coordinate values in the second register enables either the X or Y coordinate to be incremented or decremented. This instruction serves to enhance the speed at which a line or computed curve may be drawn in the bit mapped display.

摘要翻译： 本发明的图形数据处理器在其指令集中作为单个指令提供绘图和提前操作。 第一数据寄存器存储一组X和Y坐标。 在第一实施例中，在由X和Y指示的位映射显示存储器的像素地址处存储预定色码，并且在执行绘图和提前指令时对第一数据寄存器进行坐标。 然后，存储在第一数据寄存器中的X和Y坐标通过添加存储在第二数据寄存器中的X和Y坐标来提前。 第二实施例是类似的，除了存储在第一数据寄存器的X和Y坐标处的颜色代码被调用以与预定颜色代码组合，并且存储在该像素位置处的组合结果。 预定的颜色代码优选地存储在另一个数据寄存器中。 通过对存储在第二数据寄存器中的X和Y坐标数据的适当选择，可以单独改变X或Y坐标，或者可以同时改变两者。 在第二个寄存器中提供有符号的X和Y坐标值可使X或Y坐标值递增或递减。 该指令用于增强在位映射显示中绘制线或计算曲线的速度。

公开(公告)号：USRE34881E

公开(公告)日：1995-03-21

申请号：US541879

申请日：1990-06-21

申请人： Karl M. Guttag ,  Michael D. Asal ,  Thomas Preston

发明人： Karl M. Guttag ,  Michael D. Asal ,  Thomas Preston

IPC分类号： G09G5/393 ,  G06F15/20

CPC分类号： G09G5/393 ,  G09G2340/10

摘要： A graphics data processing apparatus having graphic image operations on two images. Two graphic images are formed into a single combined image based upon a predetermined combination of the multibit color codes representing corresponding pixels of the two images. A transparent color code is permitted for the first of the graphic images. The combination of a transparent color code from the first graphic image with any color code from the second graphic image yields the color code of the second graphic image. This innovation enables the use of color codes having selectable numbers of bits set by the number stored in a pixel size register. In particular the transparent color code, which is detected by a transparent color code detection device independent of the image operation, has a selectable number of bits set by the pixel size register in a manner like any other color code. This enables the same graphics data processing apparatus to be applicable to a wide variety of applications having images using differing lengths of color codes while preserving the transparency function.

摘要翻译： 一种图形数据处理装置，具有对两个图像的图形图像操作。 基于表示两个图像的相应像素的多位颜色代码的预定组合，将两个图形图像形成为单个组合图像。 第一张图形图像允许使用透明色码。 来自第一图形图像的透明颜色代码与来自第二图形图像的任何颜色代码的组合产生第二图形图像的颜色代码。 该创新使得能够使用具有由存储在像素大小寄存器中的数量设置的可选择位数的颜色代码。 特别地，与透明颜色代码检测装置独立于图像操作检测到的透明色码具有像任何其他颜色代码一样的像素尺寸寄存器设置的可选位数。 这使得相同的图形数据处理装置可以应用于具有使用不同长度的颜色代码的图像的各种应用，同时保持透明度功能。

公开(公告)号：US5327159A

公开(公告)日：1994-07-05

申请号：US116301

申请日：1993-09-03

申请人： Jerry R. Van Aken ,  Carrell R. Killebrew, Jr. ,  Jeffrey L. Nye ,  Karl M. Guttag

发明人： Jerry R. Van Aken ,  Carrell R. Killebrew, Jr. ,  Jeffrey L. Nye ,  Karl M. Guttag

IPC分类号： G09G5/06 ,  G09G1/28

CPC分类号： G09G5/06

摘要： A palette device controllable by a digital computer with a video memory having a bus for supplying multiple color codes for the palette device in each bus cycle. The palette device includes a multiple-bit input for entry of the color codes from the bus, and a look-up table memory for supplying color data words in response to the color codes from the input. Color code transfer circuitry is connected between the input and the look-up table memory to supply the look-up table memory from the input sequentially with color codes of selectable width packing the entire width of the bus. Improved palette devices, graphics computer systems, facsimile systems, printer systems and other systems and methods are also disclosed.

摘要翻译： 可由具有视频存储器的数字计算机控制的调色板装置，其具有用于在每个总线周期中为调色板装置提供多个颜色代码的总线。 调色板装置包括用于从总线输入颜色代码的多位输入，以及用于响应于来自输入的颜色代码提供彩色数据字的查找表存储器。 颜色代码传输电路连接在输入和查找表存储器之间，以从输入中顺序地提供查找表存储器，其颜色代码可选择宽度包装总线的整个宽度。 还公开了改进的调色板设备，图形计算机系统，传真系统，打印机系统和其他系统和方法。

公开(公告)号：US5294918A

公开(公告)日：1994-03-15

申请号：US748115

申请日：1991-08-21

申请人： Thomas Preston ,  Karl M. Guttag ,  Michael D. Asal ,  Mark F. Novak

发明人： Thomas Preston ,  Karl M. Guttag ,  Michael D. Asal ,  Mark F. Novak

IPC分类号： G09G5/02 ,  G09G1/28 ,  G09G5/04

CPC分类号： G09G5/02

摘要： The present invention presents a process of moving an array of pixel data representing an image to be displayed from a source memory space to a destination memory space. The array of pixel data is arranged in words containing a plurality of individual pixel datum. The process includes transforming each pixel datum in the word fetched from the source memory space to a colorized pixel datum by individually attaching color information to each pixel datum. The transforming occurs substantially in parallel on all of the pixel data in each word. This technique permits storage of commonly used images such as alphanumeric characters of various fonts or icons in a compressed form with one bit per pixel. These images are formed in color using the color expand operation at the time of drawing into the color display memory. Otherwise these images would need to be stored in multiple bit per pixel color form for all desired colors requiring considerable memory for redundant data. This color expanded image may then be combined with the color image stored in a selected part of the display memory and the combined image stored in that selected part of the display memory. Thus monochrome images may be expanded into color images and then combined with color images already in the display in a single operation.

摘要翻译： 本发明提出了将表示要从源存储器空间显示的图像的像素数据的阵列移动到目的地存储空间的处理。 像素数据阵列以包含多个单独像素数据的单词排列。 该过程包括通过将颜色信息单独地附加到每个像素数据来将从源存储器空间获取的单词中的每个像素数据变换为彩色像素数据。 变换基本上平行地发生在每个单词中的所有像素数据上。 这种技术允许以每个像素一位的压缩形式存储常用图像，例如各种字体或图标的字母数字字符。 这些图像在绘制到彩色显示存储器时使用颜色展开操作形成为彩色。 否则，这些图像将需要以多个位的每像素颜色形式存储，以便所有需要大量存储器的冗余数据。 然后，该彩色扩展图像可以与存储在显示存储器的选定部分中的彩色图像和存储在显示存储器的该选定部分中的组合图像组合。 因此，单色图像可以扩展成彩色图像，然后在单一操作中与已经在显示器中的彩色图像组合。