公开(公告)号：US06492859B2

公开(公告)日：2002-12-10

申请号：US09769084

申请日：2001-01-24

申请人： Vladislav Vashchenko ,  Peter J. Hopper

发明人： Vladislav Vashchenko ,  Peter J. Hopper

IPC分类号： H03K508

CPC分类号： H01L27/0259

摘要： In an ESD protection circuit for an analog bipolar circuit, the avalanche breakdown voltage of a reverse-coupled NPN BJT acting as an avalanche diode is adjusted to comply with breakdown voltage and latchup requirements by including a resistor between the base and collector of the BJT.

摘要翻译： 在模拟双极电路的ESD保护电路中，通过在BJT的基极和集电极之间包括一个电阻，调节充当雪崩二极管的反向耦合NPN BJT的雪崩击穿电压，以符合击穿电压和闭锁要求。

公开(公告)号：US08344394B1

公开(公告)日：2013-01-01

申请号：US12584904

申请日：2009-09-15

申请人： Vladislav Vashchenko ,  Peter J. Hopper ,  Philipp Lindorfer

发明人： Vladislav Vashchenko ,  Peter J. Hopper ,  Philipp Lindorfer

IPC分类号： H01L33/00

CPC分类号： H01L33/0012 ,  H01L33/34 ,  H01L33/647

摘要： A circuit includes multiple doped regions in a substrate. A first of the doped regions has a tip proximate to a second of the doped regions and is separated from the second doped region by an intrinsic region to form a P-I-N structure. The circuit also includes first and second electrodes electrically coupled to the first and second doped regions, respectively. The electrodes are configured to supply voltages to the first and second doped regions to reverse bias the P-I-N structure and generate light. The first doped region could include multiple tips, the second doped region could include multiple tips, and each tip of the first doped region could be proximate to one of the tips of the second doped region to form multiple P-I-N structures. The P-I-N structure could also be configured to operate in double avalanche injection conductivity mode with internal positive feedback.

摘要翻译： 电路包括衬底中的多个掺杂区域。 掺杂区域中的第一个具有靠近第二掺杂区域的尖端，并且与第二掺杂区域分离出本征区域以形成P-I-N结构。 电路还包括分别电耦合到第一和第二掺杂区域的第一和第二电极。 电极被配置为向第一和第二掺杂区域提供电压以反向偏置P-I-N结构并产生光。 第一掺杂区域可以包括多个尖端，第二掺杂区域可以包括多个尖端，并且第一掺杂区域的每个尖端可以接近第二掺杂区域的尖端之一以形成多个P-I-N结构。 P-I-N结构也可以被配置为在具有内部正反馈的双雪崩注入电导模式下工作。

公开(公告)号：US20120273881A1

公开(公告)日：2012-11-01

申请号：US13094645

申请日：2011-04-26

申请人： William French ,  Vladislav Vashchenko ,  Richard Wendell Foote, JR. ,  Alexei Sadovnikov ,  Punit Bhola ,  Peter J. Hopper

发明人： William French ,  Vladislav Vashchenko ,  Richard Wendell Foote, JR. ,  Alexei Sadovnikov ,  Punit Bhola ,  Peter J. Hopper

IPC分类号： H01L29/78 ,  H01L21/336

CPC分类号： H01L29/7824 ,  H01L21/26586 ,  H01L29/0653 ,  H01L29/0878 ,  H01L29/1095 ,  H01L29/66689 ,  H01L29/7835 ,  H01L29/78603

摘要： A lateral DMOS transistor formed on a silicon-on-insulator (SOI) structure has a higher breakdown voltage that results from a cavity that is formed in the bulk region of the SOI structure. The cavity exposes a portion of the bottom surface of the insulator layer of the SOI structure that lies directly vertically below the drift region of the DMOS transistor.

摘要翻译： 形成在绝缘体上硅（SOI）结构上的横向DMOS晶体具有较高的击穿电压，该击穿电压是由在SOI结构的体区形成的空穴产生的。 空腔暴露SOI结构的绝缘体层的底部表面的一部分，其直接位于DMOS晶体管的漂移区的垂直下方。

公开(公告)号：US20120261753A1

公开(公告)日：2012-10-18

申请号：US13086187

申请日：2011-04-13

申请人： Peter J. Hopper ,  Alexei Sadovnikov ,  William French ,  Erika Mazotti ,  Richard Wendell Foote, JR. ,  Punit Bhola ,  Vladislav Vashchenko

发明人： Peter J. Hopper ,  Alexei Sadovnikov ,  William French ,  Erika Mazotti ,  Richard Wendell Foote, JR. ,  Punit Bhola ,  Vladislav Vashchenko

IPC分类号： H01L29/78 ,  H01L21/336

CPC分类号： H01L29/7802 ,  H01L29/0634 ,  H01L29/0653 ,  H01L29/0657 ,  H01L29/0696 ,  H01L29/0882 ,  H01L29/1095 ,  H01L29/41766 ,  H01L29/4236 ,  H01L29/66659 ,  H01L29/66712 ,  H01L29/66734 ,  H01L29/7809 ,  H01L29/7813 ,  H01L29/7835

摘要： A DMOS transistor with a lower on-state drain-to-source resistance and a higher breakdown voltage utilizes a slanted super junction drift structure that lies along the side wall of an opening with the drain region at the bottom of the opening and the source region near the top of the opening.

摘要翻译： 具有较低导通状态漏极至源极电阻和较高击穿电压的DMOS晶体管利用沿开口侧壁设置的倾斜超结漂移结构，漏极区位于开口底部和源极区 靠近开口顶部。

公开(公告)号：US20120154956A1

公开(公告)日：2012-06-21

申请号：US12928714

申请日：2010-12-17

申请人： Vladislav Vashchenko ,  Peter J. Hopper

发明人： Vladislav Vashchenko ,  Peter J. Hopper

IPC分类号： H02H7/00

CPC分类号： H01L27/0255 ,  H01L27/0285 ,  H01L29/7817 ,  H01L29/7821 ,  H02H9/046 ,  H03K17/0822 ,  H03K17/122

摘要： In a power device such as an NLDMOS power array comprising multiple NLDMOS devices, the gates of which are driven by a driver, self protection against overvoltage events is implemented by providing a high side pull-up avalanche diode connected to at least some of the gates of the NLDMOS devices.

摘要翻译： 在诸如包括多个NLDMOS器件的NLDMOS功率阵列的功率器件中，其门由驱动器驱动，通过提供连接到至少一些栅极的高侧上拉雪崩二极管实现过压事件的自我保护 的NLDMOS设备。

公开(公告)号：US07754540B2

公开(公告)日：2010-07-13

申请号：US12395506

申请日：2009-02-27

申请人： Vladislav Vashchenko ,  Peter J. Hopper

发明人： Vladislav Vashchenko ,  Peter J. Hopper

IPC分类号： H01L21/332

CPC分类号： H01L27/0259

摘要： A diode for alternating current (DIAC) electrostatic discharge (ESD) protection circuit is formed in a silicon germanium (SiGe) hetrojunction bipolar transistor (HBT) process that utilizes a very thin collector region. ESD protection for a pair of to-be-protected pads is provided by utilizing the base structures and the emitter structures of the SiGe transistors.

摘要翻译： 用于交流（DIAC）静电放电（ESD）保护电路的二极管形成在利用非常薄的集电极区域的硅锗（SiGe）合金双极晶体管（HBT）工艺中。 通过利用SiGe晶体管的基极结构和发射极结构，提供一对待保护焊盘的ESD保护。

公开(公告)号：US07754505B1

公开(公告)日：2010-07-13

申请号：US12284290

申请日：2008-09-19

申请人： Peter J. Hopper ,  Philipp Lindorfer ,  William French ,  Vladislav Vashchenko

发明人： Peter J. Hopper ,  Philipp Lindorfer ,  William French ,  Vladislav Vashchenko

IPC分类号： H01L21/00

CPC分类号： H01L33/387 ,  H01L33/04 ,  H01L33/08

摘要： A silicon-based light emitting structure is formed as a high density array of light-emitting p-n junctions that substantially increases the intensity of the light emitted in a planar region. The p-n junctions are formed using standard CMOS processing methods, and emit light in response to applied voltages that generate avalanche breakdown and an avalanche current.

摘要翻译： 形成硅基发光结构作为发光p-n结的高密度阵列，其显着增加在平坦区域中发射的光的强度。 使用标准CMOS处理方法形成p-n结，并响应于产生雪崩击穿和雪崩电流的施加电压而发光。

公开(公告)号：US07705403B1

公开(公告)日：2010-04-27

申请号：US11324455

申请日：2006-01-03

申请人： Vladislav Vashchenko ,  Yuri Mirgorodski ,  Peter J. Hopper

发明人： Vladislav Vashchenko ,  Yuri Mirgorodski ,  Peter J. Hopper

IPC分类号： H01L23/62

CPC分类号： H01L27/0262 ,  H01L29/87

摘要： In a LVTSCR or snapback NMOS ESD structure, low voltage protection as well as higher voltage protection is provided by introducing a floating gate that capacitively couples with the control gate of the ESD structure and programming the floating gate to have different charges on it as desired.

摘要翻译： 在LVTSCR或快速恢复型NMOS ESD结构中，通过引入与ESD结构的控制栅极电容耦合的浮动栅极，并根据需要对浮动栅极进行编程，从而提供低电压保护以及更高的电压保护。

公开(公告)号：US07462874B1

公开(公告)日：2008-12-09

申请号：US11403516

申请日：2006-04-13

申请人： Peter J. Hopper ,  Philipp Lindorfer ,  William French ,  Vladislav Vashchenko

发明人： Peter J. Hopper ,  Philipp Lindorfer ,  William French ,  Vladislav Vashchenko

IPC分类号： H01L33/00

CPC分类号： H01L33/387 ,  H01L33/04 ,  H01L33/08

摘要： A silicon-based light emitting structure is formed as a high density array of light-emitting p-n junctions that substantially increases the intensity of the light emitted in a planar region. The p-n junctions are formed using standard CMOS processing methods, and emit light in response to applied voltages that generate avalanche breakdown and an avalanche current.

摘要翻译： 形成硅基发光结构作为发光p-n结的高密度阵列，其显着增加在平坦区域中发射的光的强度。 使用标准CMOS处理方法形成p-n结，并响应于产生雪崩击穿和雪崩电流的施加电压而发光。

公开(公告)号：US07422952B1

公开(公告)日：2008-09-09

申请号：US11799954

申请日：2007-05-03

申请人： Vladislav Vashchenko ,  Peter J. Hopper ,  Yuri Mirgorodski

发明人： Vladislav Vashchenko ,  Peter J. Hopper ,  Yuri Mirgorodski

IPC分类号： H01L21/331 ,  H01L21/8222

CPC分类号： H01L29/7322 ,  H01L27/0259 ,  H01L29/0821

摘要： A ballasting region is placed between the base region and the collector contact of a bipolar junction transistor to relocate a hot spot away from the collector contact of the transistor. Relocating the hot spot away from the collector contact prevents the collector contact from melting during an electrostatic discharge (ESD) pulse.

摘要翻译： 将一个压载区域放置在双极结晶体管的基极区域和集电极触点之间，以将热点移离晶体管的集电极触点。 将热点从集电极接触点移开可防止集电极接触在静电放电（ESD）脉冲期间熔化。