公开(公告)号：US06884733B1

公开(公告)日：2005-04-26

申请号：US10215173

申请日：2002-08-08

申请人： Srikanteswara Dakshina-Murthy ,  Scott A. Bell ,  David E. Brown ,  Philip A. Fisher

发明人： Srikanteswara Dakshina-Murthy ,  Scott A. Bell ,  David E. Brown ,  Philip A. Fisher

IPC分类号： H01L21/033 ,  H01L21/28 ,  H01L21/3213 ,  H01L21/302

CPC分类号： H01L21/32139 ,  H01L21/0332 ,  H01L21/0337 ,  H01L21/28123

摘要： A method of producing an integrated circuit eliminates the need to re-oxidize polysilicon gate conductors and lines prior to removal of a hard mask used to form the gate conductors. A layer of polysilicon is provided above a semiconductor substrate. The layer of polysilicon is then doped. A mask material comprising amorphous carbon is provided above the layer of polysilicon, and the layer of mask material is patterned to form a mask. A portion of the layer of polysilicon is removed according to the mask, and the mask is removed.

摘要翻译： 制造集成电路的方法消除了在去除用于形成栅极导体的硬掩模之前再次氧化多晶硅栅极导体和线的需要。 在半导体衬底之上设置多晶硅层。 然后掺杂多晶硅层。 包含无定形碳的掩模材料设置在多晶硅层上方，并且掩模材料层被图案化以形成掩模。 根据掩模去除多晶硅层的一部分，并且去除掩模。

公开(公告)号：US06620717B1

公开(公告)日：2003-09-16

申请号：US10100487

申请日：2002-03-14

申请人： Tazrien Kamal ,  Scott A. Bell ,  Kouros Ghandehari ,  Mark T. Ramsbey ,  Jeffrey A. Shields ,  Jean Y. Yang

发明人： Tazrien Kamal ,  Scott A. Bell ,  Kouros Ghandehari ,  Mark T. Ramsbey ,  Jeffrey A. Shields ,  Jean Y. Yang

IPC分类号： H01L213205

CPC分类号： H01L27/11568 ,  H01L21/32139 ,  H01L27/115

摘要： A method of manufacturing for a Flash memory includes depositing a charge-trapping material over a semiconductor substrate and implanting first and second bitlines. A wordline material is deposited over the charge-trapping dielectric material and a hard mask material deposited. A disposable anti-reflective coating (ARC) material and a photoresist material are deposited followed by processing to form a patterned photoresist material and a patterned ARC material. The hard mask material is processed to form a patterned hard mask material. The patterned photoresist is removed and then the patterned ARC without damaging the patterned hard mask material or the wordline material. The wordline material is processed using the patterned hard mask material to form a wordline and the patterned hard mask material is removed without damaging the wordline or the charge-trapping dielectric material.

摘要翻译： 一种用于闪速存储器的制造方法包括在半导体衬底上沉积电荷捕获材料并植入第一和第二位线。 字线材料沉积在电荷捕获电介质材料上并沉积硬掩模材料。 沉积一次性抗反射涂层（ARC）材料和光致抗蚀剂材料，然后进行处理以形成图案化的光致抗蚀剂材料和图案化的ARC材料。 加工硬掩模材料以形成图案化的硬掩模材料。 去除图案化的光致抗蚀剂，然后去除图案化的ARC，而不损坏图案化的硬掩模材料或字线材料。 使用图案化的硬掩模材料处理字线材料以形成字线，并且去除图案化的硬掩模材料而不损坏字线或电荷捕获电介质材料。

公开(公告)号：US06500756B1

公开(公告)日：2002-12-31

申请号：US10184251

申请日：2002-06-28

申请人： Scott A. Bell ,  Philip A. Fisher ,  Richard C. Nguyen ,  Cyrus E. Tabery

发明人： Scott A. Bell ,  Philip A. Fisher ,  Richard C. Nguyen ,  Cyrus E. Tabery

IPC分类号： H01L214763

CPC分类号： H01L21/76816 ,  H01L21/0337 ,  H01L21/0338 ,  H01L21/32139

摘要： A method of forming spaces between polysilicon lines can include patterning structures having top SiON layers and bottom amorphous carbon layers where the structures are located over a polysilicon layer and are separated by a first width, forming amorphous carbon spacers along lateral side walls of the patterned structures, etching apertures into the polysilicon layer not covered by the amorphous carbon spacers and the patterned structures where the apertures in the polysilicon layer between adjacent patterned structures have a second width, and ashing away the amorphous carbon spacers and the patterned structures. The second width is less than the first width.

摘要翻译： 在多晶硅线之间形成空间的方法可以包括具有顶部SiON层和底部无定形碳层的图形结构，其中结构位于多晶硅层上方并且被第一宽度分开，从而沿图案化结构的侧壁形成非晶碳间隔物 蚀刻入未被无定形碳间隔物和图案化结构覆盖的多晶硅层中的孔，其中相邻图案化结构之间的多晶硅层中的孔具有第二宽度，并且将非晶碳间隔物和图案化结构灰化。 第二宽度小于第一宽度。

公开(公告)号：US06423457B1

公开(公告)日：2002-07-23

申请号：US09492744

申请日：2000-01-27

申请人： Scott A. Bell

发明人： Scott A. Bell

IPC分类号： G03F740

CPC分类号： G03F7/40 ,  G03F7/405 ,  H01L21/31138

摘要： Photoresist mask width dimensions are measured by detecting a reflected light during etching or depositing material on the sidewalls of the photoresist mask in a plasma chamber having an etchant mixture. Embodiments include determining the time to stop the etching of the photoresist mask by detecting a corresponding change in the intensity of the reflected light.

摘要翻译： 通过在具有蚀刻剂混合物的等离子体室中蚀刻或沉积材料在光致抗蚀剂掩模的侧壁上检测反射光来测量光刻胶掩模宽度尺寸。 实施例包括通过检测反射光的强度的相应变化来确定停止蚀刻光致抗蚀剂掩模的时间。

公开(公告)号：US06420097B1

公开(公告)日：2002-07-16

申请号：US09562659

申请日：2000-05-02

申请人： Christopher L. Pike ,  Scott A. Bell

发明人： Christopher L. Pike ,  Scott A. Bell

IPC分类号： G03F736

CPC分类号： H01L21/32139 ,  H01L21/28123

摘要： An improved method of forming circuit structures having linewidths which are smaller than what is achievable by conventional UV lithographic techniques on ultra-thin resist layers is provided. The method includes a hardmask which is patterned using an ultra-thin resist layer and is then trimmed to reduce the width of the hardmask before etching the underlying gate conductive layer.

摘要翻译： 提供了一种形成电路结构的改进方法，其具有小于在超薄抗蚀剂层上通过常规UV光刻技术可实现的线宽。 该方法包括使用超薄抗蚀剂层图案化的硬掩模，然后在蚀刻下面的栅极导电层之前对其进行修整以减小硬掩模的宽度。

公开(公告)号：US07675104B2

公开(公告)日：2010-03-09

申请号：US11461131

申请日：2006-07-31

申请人： Amol Ramesh Joshi ,  Harpreet Sachar ,  YouSeok Suh ,  Shenqing Fang ,  Chih-Yuh Yang ,  Lovejeet Singh ,  David H. Matsumoto ,  Hidehiko Shiraiwa ,  Kuo-Tung Chang ,  Scott A. Bell ,  Allison Holbrook ,  Satoshi Torii

发明人： Amol Ramesh Joshi ,  Harpreet Sachar ,  YouSeok Suh ,  Shenqing Fang ,  Chih-Yuh Yang ,  Lovejeet Singh ,  David H. Matsumoto ,  Hidehiko Shiraiwa ,  Kuo-Tung Chang ,  Scott A. Bell ,  Allison Holbrook ,  Satoshi Torii

IPC分类号： H01L21/8247

CPC分类号： H01L27/11568 ,  H01L21/3081 ,  H01L21/76224 ,  H01L27/115 ,  H01L29/66833

摘要： An integrated circuit memory system that includes: providing a substrate; forming a silicon rich charge storage layer over the substrate; forming a first isolation trench through the silicon rich charge storage layer in a first direction; and forming a second isolation trench through the silicon rich charge storage layer in a second direction.

摘要翻译： 一种集成电路存储器系统，包括：提供衬底; 在所述衬底上形成富硅电荷存储层; 通过富硅电荷存储层沿第一方向形成第一隔离沟槽; 以及在第二方向上通过富硅电荷存储层形成第二隔离沟槽。

公开(公告)号：US06855627B1

公开(公告)日：2005-02-15

申请号：US10309923

申请日：2002-12-04

申请人： Srikanteswara Dakshina-Murthy ,  Scott A. Bell ,  Richard J. Huang ,  Richard C. Nguyen ,  Cyrus E. Tabery

发明人： Srikanteswara Dakshina-Murthy ,  Scott A. Bell ,  Richard J. Huang ,  Richard C. Nguyen ,  Cyrus E. Tabery

IPC分类号： H01L21/033 ,  H01L21/3213 ,  H01L21/4763

CPC分类号： H01L21/32139 ,  H01L21/0332

摘要： An exemplary embodiment relates to a method of using an amorphous carbon layer to prevent photoresist poisoning. The method includes doping a first amorphous carbon layer located above a substrate, providing an oxide layer above the first amorphous carbon layer where the oxide layer has a pinhole, and providing a second amorphous carbon layer adjacent to the oxide layer. The second amorphous carbon layer is undoped and the second amorphous carbon layer helps prevent photoresist poisoning.

摘要翻译： 示例性实施方案涉及使用无定形碳层以防止光致抗蚀剂中毒的方法。 该方法包括掺杂位于衬底上方的第一非晶碳层，在氧化物层具有针孔的第一非晶碳层之上提供氧化物层，并且提供与氧化物层相邻的第二非晶碳层。 第二非晶碳层未掺杂，第二非晶碳层有助于防止光致抗蚀剂中毒。

公开(公告)号：US06664154B1

公开(公告)日：2003-12-16

申请号：US10185320

申请日：2002-06-28

申请人： Scott A. Bell ,  Srikanteswara Dakshina-Murthy ,  Philip A. Fisher ,  Cyrus E. Tabery

发明人： Scott A. Bell ,  Srikanteswara Dakshina-Murthy ,  Philip A. Fisher ,  Cyrus E. Tabery

IPC分类号： H01L21336

CPC分类号： H01L29/66545 ,  H01L21/28079 ,  H01L21/28097 ,  H01L29/495 ,  H01L29/4975

摘要： An exemplary embodiment relates to a method of using amorphous carbon in replacement gate integration processes. The method can include depositing an amorphous carbon layer above a substrate, patterning the amorphous carbon layer, depositing a dielectric layer over the patterned amorphous carbon layer, removing a portion of the deposited dielectric layer to expose a top of the patterned amorphous carbon layer, removing the patterned amorphous carbon layer leaving an aperture in the dielectric layer, and forming a metal gate in the aperture of the dielectric layer.

摘要翻译： 示例性实施方案涉及在替代栅极整合方法中使用无定形碳的方法。 该方法可以包括在衬底上沉积无定形碳层，图案化无定形碳层，在图案化的非晶碳层上沉积介电层，去除沉积的介电层的一部分以暴露图案化的无定形碳层的顶部，去除 图案化的非晶碳层在电介质层中留下孔，并在电介质层的孔中形成金属栅极。

公开(公告)号：US06596553B1

公开(公告)日：2003-07-22

申请号：US10180141

申请日：2002-06-26

申请人： David Lin ,  Scott A. Bell ,  Philip A. Fisher ,  Srikanteswara Dakshina-Murthy

发明人： David Lin ,  Scott A. Bell ,  Philip A. Fisher ,  Srikanteswara Dakshina-Murthy

IPC分类号： H01L2166

CPC分类号： H01L22/24

摘要： An exemplary embodiment relates to a method of pinhole decoration and detection. The method can include providing a material layer above an amorphous carbon layer where the material layer has a pinhole, providing a film over the material layer where the film has a substantially planar surface except above the pinhole, and detecting the pinhole by detecting a non-planar location on the substantially planar surface of the film.

摘要翻译： 示例性实施例涉及针孔装饰和检测的方法。 该方法可以包括在无定形碳层上方提供材料层，其中材料层具有针孔，在材料层上提供膜，其中膜具有除了针孔之外的基本平坦的表面，并且通过检测非针状孔来检测针孔， 在薄膜的基本平坦的表面上的平面位置。

公开(公告)号：US5965461A

公开(公告)日：1999-10-12

申请号：US905109

申请日：1997-08-01

申请人： Chih-Yuh Yang ,  Scott A. Bell ,  Daniel Steckert

发明人： Chih-Yuh Yang ,  Scott A. Bell ,  Daniel Steckert

IPC分类号： H01L21/28 ,  H01L21/311 ,  H01L21/3213 ,  H01L21/302

CPC分类号： H01L21/28123 ,  H01L21/31138 ,  H01L21/32139 ,  Y10S438/952

摘要： A gate is formed by depositing a gate conductive layer over a substrate layer, depositing an organic spin-on bottom anti-reflective coating (BARC) over the gate conductive layer, and forming a resist mask on the BARC. Next, the resist mask is controllably etched to further reduce the critical dimensions of gate pattern formed therein, and then the gate is formed by etching the gate conductive layer using the reduced size resist mask.

摘要翻译： 通过在衬底层上沉积栅极导电层，在栅极导电层上沉积有机旋涂底部抗反射涂层（BARC）并在BARC上形成抗蚀剂掩模来形成栅极。 接下来，可控地蚀刻抗蚀剂掩模，以进一步减小其中形成的栅极图案的临界尺寸，然后通过使用减小尺寸的抗蚀剂掩模蚀刻栅极导电层来形成栅极。