利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

110 条记录 (耗时 0.042 秒)

    Mixing instructions with different register sizes
    81.
    发明授权
    Mixing instructions with different register sizes 有权
    混合使用不同寄存器大小的指令

    公开(公告)号：US08694758B2

    公开(公告)日：2014-04-08

    申请号：US11965667

    申请日：2007-12-27

    申请人： Doron Orenstien ,  Zeev Sperber ,  Robert Valentine ,  Benny Eitan

    发明人： Doron Orenstien ,  Zeev Sperber ,  Robert Valentine ,  Benny Eitan

    IPC分类号： G06F9/34

    CPC分类号： G06F9/30043 ,  G06F9/30036 ,  G06F9/30112 ,  G06F9/30181 ,  G06F9/3824 ,  G06F9/3885

    摘要： When legacy instructions, that can only operate on smaller registers, are mixed with new instructions in a processor with larger registers, special handling and architecture are used to prevent the legacy instructions from causing problems with the data in the upper portion of the registers, i.e., the portion that they cannot directly access. In some embodiments, the upper portion of the registers are saved to temporary storage while the legacy instructions are operating, and restored to the upper portion of the registers when the new instructions are operating. A special instruction may also be used to disable this save/restore operation if the new instruction are not going to use the upper part of the registers.

    摘要翻译： 当只能在较小寄存器上运行的传统指令与具有较大寄存器的处理器中的新指令混合时，使用特殊处理和架构来防止遗留指令在寄存器上部的数据引起问题，即 ，他们不能直接访问的部分。 在一些实施例中，当旧指令正在操作时，寄存器的上部保存到临时存储器中，并且当新指令正在操作时将寄存器的上部部分恢复到寄存器的上部。 如果新指令不会使用寄存器的上半部分，也可以使用特殊指令禁用此保存/恢复操作。

    Floating point scaling processors, methods, systems, and instructions
    83.
    发明授权
    Floating point scaling processors, methods, systems, and instructions 有权
    浮点缩放处理器，方法，系统和指令

    公开(公告)号：US09448765B2

    公开(公告)日：2016-09-20

    申请号：US13977086

    申请日：2011-12-28

    申请人： Christina S. Anderson ,  Amit Gradstein ,  Robert Valentine ,  Simon Rubanovich ,  Benny Eitan

    发明人： Christina S. Anderson ,  Amit Gradstein ,  Robert Valentine ,  Simon Rubanovich ,  Benny Eitan

    IPC分类号： G06F7/483 ,  G06F9/30

    CPC分类号： G06F7/483 ,  G06F9/30014 ,  G06F9/30036

    摘要： A method of an aspect includes receiving a floating point scaling instruction. The floating point scaling instruction indicates a first source including one or more floating point data elements, a second source including one or more corresponding floating point data elements, and a destination. A result is stored in the destination in response to the floating point scaling instruction. The result includes one or more corresponding result floating point data elements each including a corresponding floating point data element of the second source multiplied by a base of the one or more floating point data elements of the first source raised to a power of an integer representative of the corresponding floating point data element of the first source. Other methods, apparatus, systems, and instructions are disclosed.

    摘要翻译： 一个方面的方法包括接收浮点缩放指令。 浮点缩放指令指示包括一个或多个浮点数据元素的第一源，包括一个或多个对应浮点数据元素的第二源和目的地。 响应于浮点缩放指令，结果存储在目的地中。 结果包括一个或多个相应的结果浮点数据元素，每个元素包括第二源的相应浮点数据元素乘以第一源的一个或多个浮点数据元素的基数，并将其代入 第一个源的相应浮点数据元素。 公开了其它方法，装置，系统和指令。

    Performing Reciprocal Instructions With High Accuracy
    85.
    发明申请
    Performing Reciprocal Instructions With High Accuracy 有权
    以高精度执行互惠指令

    公开(公告)号：US20120166509A1

    公开(公告)日：2012-06-28

    申请号：US12976359

    申请日：2010-12-22

    申请人： Zeev Sperber ,  Cristina S. Anderson ,  Benny Eitan ,  Simon Rubanovich ,  Amit Gradstein

    发明人： Zeev Sperber ,  Cristina S. Anderson ,  Benny Eitan ,  Simon Rubanovich ,  Amit Gradstein

    IPC分类号： G06F7/38

    CPC分类号： G06F7/535 ,  G06F7/5525 ,  G06F9/30014 ,  G06F2207/5356 ,  G06F2207/5521

    摘要： In one embodiment, the present invention includes a method for receiving a reciprocal instruction and an operand in a processor, accessing an entry of a lookup table based on a portion of the operand and the instruction, generating an encoder output based on a type of the reciprocal instruction and whether the reciprocal instruction is a legacy instruction, and selecting portions of the lookup table entry and input operand to be provided to a reciprocal logic unit based on the encoder output. Other embodiments are described and claimed.

    摘要翻译： 在一个实施例中，本发明包括一种用于在处理器中接收互逆指令和操作数的方法，其基于所述操作数和所述指令的一部分访问查找表的条目，基于所述操作数的类型生成编码器输出 互逆指令以及互易指令是否是遗留指令，以及基于编码器输出来选择要提供给倒数逻辑单元的查找表项和输入操作数的部分。 描述和要求保护其他实施例。

    Vector shuffle instructions operating on multiple lanes each having a plurality of data elements using a common set of per-lane control bits
    86.
    发明授权
    Vector shuffle instructions operating on multiple lanes each having a plurality of data elements using a common set of per-lane control bits 有权
    在多个通道上操作的矢量洗牌指令，每个通道具有使用公共的每通道控制位的多个数据元素

    公开(公告)号：US08078836B2

    公开(公告)日：2011-12-13

    申请号：US11967211

    申请日：2007-12-30

    申请人： Zeev Sperber ,  Robert Valentine ,  Benny Eitan ,  Doron Orenstein

    发明人： Zeev Sperber ,  Robert Valentine ,  Benny Eitan ,  Doron Orenstein

    IPC分类号： G06F15/16

    CPC分类号： G06F9/30032 ,  G06F9/30036 ,  G06F9/3885 ,  G06F9/3887

    摘要： In-lane vector shuffle operations are described. In one embodiment a shuffle instruction specifies a field of per-lane control bits, a source operand and a destination operand, these operands having corresponding lanes, each lane divided into corresponding portions of multiple data elements. Sets of data elements are selected from corresponding portions of every lane of the source operand according to per-lane control bits. Elements of these sets are copied to specified fields in corresponding portions of every lane of the destination operand. Another embodiment of the shuffle instruction also specifies a second source operand, all operands having corresponding lanes divided into multiple data elements. A set selected according to per-lane control bits contains data elements from every lane portion of a first source operand and data elements from every corresponding lane portion of the second source operand. Set elements are copied to specified fields in every lane of the destination operand.

    摘要翻译： 描述车道内向量随机操作。 在一个实施例中，混洗指令指定每通道控制位，源操作数和目的地操作数的字段，这些操作数具有相应的通道，每个通道被划分为多个数据元素的相应部分。 根据每通道控制位，从源操作数的每个通道的相应部分中选择数据元素的集合。 这些集合的元素被复制到目标操作数的每个通道的相应部分中的指定字段。 混洗指令的另一实施例还指定第二源操作数，所有操作数具有被划分为多个数据元素的相应通道。 根据每通道控制位选择的集合包含来自第一源操作数的每个通道部分的数据元素和来自第二源操作数的每个对应通道部分的数据元素。 将元素复制到目标操作数的每个通道中的指定字段。

    Method and apparatus providing for conditional execution speed-up in a computer system through substitution of a null instruction for a synchronization instruction under predetermined conditions
    90.
    发明授权
    Method and apparatus providing for conditional execution speed-up in a computer system through substitution of a null instruction for a synchronization instruction under predetermined conditions 失效
    在计算机系统中通过在预定条件下替换同步指令的空指令来提供条件执行加速的方法和装置

    公开(公告)号：US5226127A

    公开(公告)日：1993-07-06

    申请号：US795294

    申请日：1991-11-19

    申请人： Beatrice P. Fu ,  Benny Eitan

    发明人： Beatrice P. Fu ,  Benny Eitan

    IPC分类号： G06F9/38

    CPC分类号： G06F9/3877 ,  G06F9/3885

    摘要： A method for conditional speed-up of execution of an instruction sequence having synchronization instructions. The method has particular application in a computer system in which compatability with instruction sequences written for the Intel 80386 or earlier processors is desirable. The method discloses replacement of certain WAIT state instruction in an instruction sequence with a null instruction in cases where the WAIT state instruction is followed by a floating point instruction including as an integral part of the instruction a WAIT state.

    摘要翻译： 一种用于条件加速执行具有同步指令的指令序列的方法。 该方法在计算机系统中具有特别的应用，其中与对于Intel 80386或更早的处理器编写的指令序列的兼容性是期望的。 该方法公开了在等待状态指令之后是包括作为等待状态的指令的整体部分的浮点指令的情况下，用空指令来替换指令序列中的某些WAIT状态指令。