公开(公告)号：US20110022927A1

公开(公告)日：2011-01-27

申请号：US12553117

申请日：2009-09-03

申请人： Eran Sharon ,  Idan Alrod ,  Simon Litsyn

发明人： Eran Sharon ,  Idan Alrod ,  Simon Litsyn

IPC分类号： H03M13/05 ,  G06F11/10

CPC分类号： H03M13/1174 ,  G06F11/1068 ,  H03M13/1105 ,  H03M13/1157 ,  H03M13/3707 ,  H03M13/6306 ,  H03M13/6362 ,  H03M13/6502

摘要： k information bits are encoded according to a code with which is associated a parity check matrix H that has n columns. The entire resulting codeword is stored in a storage medium. At least n′

摘要翻译： k个信息比特，根据与相关联的是具有n列的奇偶校验矩阵H的代码来编码。 整个结果码字被存储在存储介质中。 至少n'<所述码字的表示的n位被从存储介质读出并试图仅在n解码'使用矩阵H'具有比H.更少的列通常，H具有m个位=正 -k行和H'具有m-（n-n'）行和n'列。 如果尝试失败，一个或多个额外的比特被从存储介质读出，必要时，和与n合并'比特，并且使用矩阵H被重复解码尝试'“，其具有比H'更多的列。

公开(公告)号：US07751237B2

公开(公告)日：2010-07-06

申请号：US11860553

申请日：2007-09-25

申请人： Idan Alrod ,  Eran Sharon

发明人： Idan Alrod ,  Eran Sharon

IPC分类号： G11C11/34

CPC分类号： G11C11/5642 ,  G11C16/3418 ,  G11C2211/5634

摘要： A method of storing and reading data, using a memory that includes a plurality of cells (e.g. flash cells), such that data are stored in the cells by setting respective values of a physical parameter of the cells (e.g. threshold voltage) to be indicative of the data, and such that data are read from the cells by measuring those values. One of the cells and its neighbors are read. The data stored in the cell are estimated, based on the measurements and on respective extents to which the neighbors disturb the reading. Preferably, the method also includes determining those respective extents to which the neighbors disturb the reading, for example based on the measurements themselves.

摘要翻译： 一种使用包括多个单元（例如闪存单元）的存储器来存储和读取数据的方法，使得通过将单元的物理参数（例如阈值电压）的相应值设置为指示来存储在单元中的数据 的数据，并且通过测量这些值从单元读取数据。 读取其中一个单元及其邻居。 存储在单元中的数据基于测量以及相邻的干扰读数的相应范围来估计。 优选地，该方法还包括例如基于测量本身来确定邻近者对其进行干扰的相应范围。

公开(公告)号：US20100131697A1

公开(公告)日：2010-05-27

申请号：US12276344

申请日：2008-11-23

申请人： Idan ALROD ,  Eran Sharon

发明人： Idan ALROD ,  Eran Sharon

IPC分类号： G06F12/02 ,  G06F12/00 ,  G06F12/16

CPC分类号： G06F11/1068

摘要： Embodiments described herein disclose methods, devices, and media for storing data. Methods including the steps of: receiving data to be stored in a memory that includes at least three blocks, wherein each block, for storing the data, has at least one metadata value, associated with each block, that is dependent upon a writing time of each block; grouping at least three blocks into at least two block groups, wherein at least one block group contains at least two blocks; associating a respective metadata value with each block group; and associating the respective metadata value of a respective block group with each block storing the data contained in the respective block group, without storing a dedicated copy of at least one metadata value for each block. In some embodiments, at least one metadata value is stored in a block-group table.

摘要翻译： 本文描述的实施例公开了用于存储数据的方法，设备和介质。 方法包括以下步骤：接收要存储在包括至少三个块的存储器中的数据，其中用于存储数据的每个块具有与每个块相关联的至少一个元数据值，该元数据值取决于写入时间 每个块 将至少三个块分组成至少两个块组，其中至少一个块组包含至少两个块; 将各个元数据值与每个块组相关联; 以及将相应块组的相应元数据值与存储各个块组中包含的数据的每个块相关联，而不存储每个块的至少一个元数据值的专用副本。 在一些实施例中，至少一个元数据值被存储在块组表中。

公开(公告)号：US07681109B2

公开(公告)日：2010-03-16

申请号：US11329075

申请日：2006-01-11

申请人： Simon Litsyn ,  Idan Alrod ,  Eran Sharon ,  Mark Murin ,  Menahem Lasser

发明人： Simon Litsyn ,  Idan Alrod ,  Eran Sharon ,  Mark Murin ,  Menahem Lasser

IPC分类号： G11C29/00

CPC分类号： G06F11/1072

摘要： A plurality of logical pages is stored in a MBC flash memory along with corresponding ECC bits, with at least one of the MBC cells storing bits from more than one logical page, and with at least one of the ECC bits applying to two or more of the logical pages. When the pages are read from the memory, the data bits as read are corrected using the ECC bits as read. Alternatively, a joint, systematic or non-systematic ECC codeword is computed for two or more of the logical pages and is stored instead of those logical pages. When the joint codeword is read, the logical bits are recovered from the codeword as read. The scope of the invention also includes corresponding memory devices, the controllers of such memory devices, and also computer-readable storage media bearing computer-readable code for implementing the methods.

摘要翻译： 多个逻辑页面与相应的ECC位一起存储在MBC闪速存储器中，其中至少一个MBC单元存储来自多于一个逻辑页面的位，并且至少一个ECC位应用于两个或多个 逻辑页面。 当从存储器中读取页面时，读取的数据位使用读取的ECC位进行校正。 或者，针对两个或多个逻辑页面计算联合的，系统的或非系统的ECC码字，并且存储该代码字而不是那些逻辑页面。 当读取联合码字时，从读取的码字中恢复逻辑比特。 本发明的范围还包括对应的存储器件，这种存储器件的控制器，以及用于实现该方法的具有计算机可读代码的计算机可读存储介质。

公开(公告)号：US20080263266A1

公开(公告)日：2008-10-23

申请号：US11941946

申请日：2007-11-18

申请人： Eran Sharon ,  Idan Alrod ,  Mark Shlick

发明人： Eran Sharon ,  Idan Alrod ,  Mark Shlick

IPC分类号： G06F12/06 ,  G11C16/34

CPC分类号： G11C16/10 ,  G11C11/5628 ,  G11C11/5642 ,  G11C16/28 ,  G11C2211/5634

摘要： Each of a plurality of flash memory cells is programmed to a respective one of L≧2 threshold voltage states within a threshold voltage window. A histogram is constructed by determining how many of some or all of the cells have threshold voltages in each of two or more of m≧2 threshold voltage intervals within the threshold voltage window. Reference voltages for reading the cells are selected based on estimated values of shape parameters of the histogram. Alternatively, the cells are read relative to reference voltages that define m≧2 threshold voltage intervals that span the threshold voltage window, to determine numbers of at least a portion of the cells whose threshold voltages are in each of two or more of the threshold voltage intervals. Respective threshold voltage states are assigned to the cells based on the numbers without re-reading the cells.

摘要翻译： 多个闪存单元中的每一个被编程到阈值电压窗口内的L> = 2个阈值电压状态中的相应一个。 通过在阈值电压窗口内确定两个或更多个m≥2阈值电压间隔中的每一个中的一些或全部单元中有多少个具有阈值电压来构造直方图。 基于直方图的形状参数的估计值来选择用于读取单元的参考电压。 或者，相对于限定跨越阈值电压窗口的m≥2个阈值电压间隔的参考电压来读取单元，以确定其阈值电压在阈值中的两个或更多个阈值中的每一个中的至少一部分单元的数量 电压间隔。 基于数字将各个阈值电压状态分配给单元，而不重新读取单元。

公开(公告)号：US20070208905A1

公开(公告)日：2007-09-06

申请号：US11540560

申请日：2006-10-02

申请人： Simon Litsyn ,  Eran Sharon ,  Idan Alrod

发明人： Simon Litsyn ,  Eran Sharon ,  Idan Alrod

IPC分类号： G06F12/00

CPC分类号： G11C16/10 ,  G06F11/1072 ,  G11C7/1006 ,  G11C11/56 ,  G11C11/5628 ,  G11C16/0483 ,  G11C16/34 ,  G11C29/42 ,  G11C2211/5641

摘要： To store a plurality of input bits, the bits are mapped to a corresponding programmed state of one or more memory cells and the cell(s) is/are programmed to that corresponding programmed state. The mapping may be many-to-one or may be an “into” generalized Gray mapping. The cell(s) is/are read to provide a read state value that is transformed into a plurality of output bits, for example by maximum likelihood decoding or by mapping the read state value into a plurality of soft bits and then decoding the soft bits.

摘要翻译： 为了存储多个输入位，这些位被映射到一个或多个存储器单元的相应的编程状态，并且单元被编程为相应的编程状态。 映射可以是多对一的或者可以是“到”广义灰色映射。 读取单元以提供被转换成多个输出位的读取状态值，例如通过最大似然解码或通过将读取状态值映射到多个软比特中，然后解码软比特 。

公开(公告)号：US20070089034A1

公开(公告)日：2007-04-19

申请号：US11329075

申请日：2006-01-11

申请人： Simon Litsyn ,  Idan Alrod ,  Eran Sharon ,  Mark Murin ,  Menahem Lasser

发明人： Simon Litsyn ,  Idan Alrod ,  Eran Sharon ,  Mark Murin ,  Menahem Lasser

IPC分类号： G11C29/00

CPC分类号： G06F11/1072

摘要： A plurality of logical pages is stored in a MBC flash memory along with corresponding ECC bits, with at least one of the MBC cells storing bits from more than one logical page, and with at least one of the ECC bits applying to two or more of the logical pages. When the pages are read from the memory, the data bits as read are corrected using the ECC bits as read. Alternatively, a joint, systematic or non-systematic ECC codeword is computed for two or more of the logical pages and is stored instead of those logical pages. When the joint codeword is read, the logical bits are recovered from the codeword as read. The scope of the invention also includes corresponding memory devices, the controllers of such memory devices, and also computer-readable storage media bearing computer-readable code for implementing the methods.

摘要翻译： 多个逻辑页面与对应的ECC位一起存储在MBC闪速存储器中，其中至少一个MBC单元存储来自多于一个的逻辑页面的位，以及至少一个ECC位应用于两个或多个 逻辑页面。 当从存储器中读取页面时，读取的数据位使用读取的ECC位进行校正。 或者，针对两个或多个逻辑页面计算联合的，系统的或非系统的ECC码字，并且存储该代码字而不是那些逻辑页面。 当读取联合码字时，从读取的码字中恢复逻辑比特。 本发明的范围还包括对应的存储器件，这种存储器件的控制器，以及用于实现该方法的具有计算机可读代码的计算机可读存储介质。

公开(公告)号：US09424178B2

公开(公告)日：2016-08-23

申请号：US13806007

申请日：2011-06-21

申请人： Eran Sharon ,  Idan Alrod ,  Simon Litsyn

发明人： Eran Sharon ,  Idan Alrod ,  Simon Litsyn

IPC分类号： G06F12/02 ,  H03M13/05 ,  G06F11/10 ,  G11C11/56 ,  G11C16/10 ,  G11C7/10 ,  G11C29/00

CPC分类号： G06F12/0246 ,  G06F11/1072 ,  G06F11/1076 ,  G11C7/1006 ,  G11C11/5628 ,  G11C16/10 ,  G11C29/00 ,  G11C2211/5641 ,  H03M13/05

摘要： A method and system for optimizing flash memory without dedicated parity area and with reduced array size. The memory size of a multi level cell (MLC) flash is reduced and controller operation is simplified. Simplified operation includes the controller being able to program each host data page to an integer number of flash pages. A maximal available information bits per cell (IBPC) is maintained in a flash device while also maximizing the programming throughput of the flash. Features include the ability to dynamically select which number of cell states is used by flash memory cells.

摘要翻译： 一种用于优化闪存而没有专用奇偶校验区和减小阵列大小的方法和系统。 多级单元（MLC）闪存的存储器容量减小，控制器操作简化。 简化操作包括控制器能够将每个主机数据页面编程为整数个闪存页面。 在闪存设备中维护每个单元（IBPC）的最大可用信息位，同时还使闪存的编程吞吐量最大化。 特性包括动态选择闪存单元使用哪些单元状态的能力。

公开(公告)号：US09070453B2

公开(公告)日：2015-06-30

申请号：US13086408

申请日：2011-04-14

申请人： Eran Sharon ,  Idan Alrod ,  Simon Litsyn ,  Ishai Ilani

发明人： Eran Sharon ,  Idan Alrod ,  Simon Litsyn ,  Ishai Ilani

IPC分类号： G06F12/02 ,  G11C16/10 ,  G11C11/56 ,  G11C16/34

CPC分类号： G11C16/102 ,  G06F12/02 ,  G11C11/5628 ,  G11C16/349

摘要： To store, successively, in a plurality of memory cells, first and second pluralities of input bits that are equal in number, a first transformation transforms the first input bits into a first plurality of transformed bits. A first portion of the cells is programmed to store the first transformed bits according to a mapping of bit sequences to cell levels, but, if the first transformation has a variable output length, only if there are few enough first transformed bits to fit in the first cell portion. Then, without erasing a second cell portion that includes the first portion, if respective levels of the cells of the second portion, that represent a second plurality of transformed bits obtained by a second transformation of the second input bits, according to the mapping, are accessible from the current cell levels, the second portion is so programmed to store the second transformed bits.

摘要翻译： 为了顺次地在多个存储单元中存储数量相等的第一和第二多个输入位，第一变换将第一输入位变换为第一多个变换位。 单元的第一部分被编程为根据位序列到单元级别的映射来存储第一变换的位，但是如果第一变换具有可变的输出长度，则只有当足够少的第一变换位适合于 第一细胞部分。 然后，在不擦除包括第一部分的第二单元部分的情况下，如果根据映射，表示通过第二输入位的第二变换获得的第二多个变换位的第二部分的单元的各个级别是 从当前单元级可访问，第二部分被编程为存储第二转换位。

公开(公告)号：US08874825B2

公开(公告)日：2014-10-28

申请号：US12495502

申请日：2009-06-30

申请人： Idan Alrod ,  Eran Sharon

发明人： Idan Alrod ,  Eran Sharon

IPC分类号： G06F11/08 ,  G11C16/10 ,  G06F12/06 ,  G06F11/10

CPC分类号： G06F12/0207 ,  G06F11/1068 ,  G06F12/0246 ,  G06F2212/2022 ,  G06F2212/7201 ,  G11C16/10

摘要： A data storage device and methods of performing memory operations using location-based parameters are disclosed. A method includes identifying a set of parameter values associated with a physical block of a memory array on a memory die. The set of parameter values is identified based on a physical location of the physical block. A physical location may include an edge or a central region of the memory array or the memory die. The memory die may comprise a nonvolatile semiconductor memory (e.g., flash memory). Parameter values may include a size or a number of programming steps, pulse widths, maximum programming or erase voltages, reading or verify reference voltages, and parameters relating to error correction, among others, including time dependent parameters. A memory access operation, such as a reading, programming, or erasing operation, is initiated with respect to the physical block in accordance with the set of parameter values.

摘要翻译： 公开了使用基于位置的参数来执行存储器操作的数据存储设备和方法。 一种方法包括识别与存储器管芯上的存储器阵列的物理块相关联的一组参数值。 基于物理块的物理位置来识别参数值集合。 物理位置可以包括存储器阵列或存储器管芯的边缘或中心区域。 存储器管芯可以包括非易失性半导体存储器（例如闪速存储器）。 参数值可以包括编程步骤的大小或数量，脉冲宽度，最大编程或擦除电压，读取或验证参考电压以及与误差校正有关的参数，其中包括时间相关参数。 根据该组参数值，相对于物理块启动诸如读取，编程或擦除操作之类的存储器访问操作。