公开(公告)号：US08604851B2

公开(公告)日：2013-12-10

申请号：US13817816

申请日：2011-08-19

申请人： Kang-Yoon Lee ,  Young-Gun Pu ,  An-Soo Park ,  Joon-Sung Park ,  Jae-Sup Lee

发明人： Kang-Yoon Lee ,  Young-Gun Pu ,  An-Soo Park ,  Joon-Sung Park ,  Jae-Sup Lee

IPC分类号： H03L7/06

CPC分类号： H03L7/089 ,  H03L7/085 ,  H03L7/18 ,  H03L2207/50

摘要： A digital Phase Locked Loop (PLL) in a wireless communication system is provided. The PLL includes a Digitally Controlled Oscillator (DCO), a divider, a Phase Frequency Detector (PFD), a Time to Digital Converter (TDC), a delay comparator, and a level scaler. The DCO generates a frequency signal depending on an input Digital Tuning Word (DTW). The divider divides the frequency signal at an integer ratio. The PFD generates a signal representing a phase difference between a divided frequency signal and a reference signal. The TDC measures a time interval of the phase difference using the signal representing the phase difference. The delay comparator calculates a time interval in the case where rising edges coincide from values measured by the TDC. The level scaler generates a DTW that operates the DCO using a digital code representing the time interval.

摘要翻译： 提供了无线通信系统中的数字锁相环（PLL）。 PLL包括数字控制振荡器（DCO），分频器，相位频率检测器（PFD），时间到数字转换器（TDC），延迟比较器和电平定标器。 DCO根据输入数字调谐字（DTW）产生频率信号。 分频器以整数比除成频率信号。 PFD产生表示分频信号和参考信号之间的相位差的信号。 TDC使用表示相位差的信号来测量相位差的时间间隔。 延迟比较器计算上升沿与TDC测量值相符的时间间隔。 级别缩放器生成使用表示时间间隔的数字代码来操作DCO的DTW。

公开(公告)号：US20110260902A1

公开(公告)日：2011-10-27

申请号：US13089558

申请日：2011-04-19

申请人： Jae-Sup LEE ,  Kang-Yoon LEE ,  An-Soo PARK ,  Young-Gun PU ,  Joon-Sung PARK

发明人： Jae-Sup LEE ,  Kang-Yoon LEE ,  An-Soo PARK ,  Young-Gun PU ,  Joon-Sung PARK

IPC分类号： H03M1/50

CPC分类号： G04F10/005

摘要： A Time-to-Digital Converter (TDC) is provided. The TDC includes a first TDC unit for receiving a first input signal and a second input signal, delaying the first input signal on a specific time basis using each of first delay blocks, generating first phase-divided signals by performing first phase division on signals of input/output nodes for each of the first delay blocks on a predefined Phase-Interpolation (PI) delay time basis, and outputting the second input signal and a phase-divided signal closest to the second input signal, among the first phase-divided signals, a time amplifier for independently time-amplifying the second input signal and the phase-divided signal closest to the second input signal, and a second TDC unit for delaying a phase-divided signal closest to the time-amplified second input signal on a specific time basis using each of second delay blocks, and generating second phase-divided signals by performing second phase division on signals of input/output nodes for each of the second delay blocks on a predefined PI delay time basis.

摘要翻译： 提供了时间数字转换器（TDC）。 TDC包括用于接收第一输入信号和第二输入信号的第一TDC单元，使用每个第一延迟块在特定时间基础上延迟第一输入信号，通过对信号进行第一相位除法来产生第一相位分割信号 在预定义相位插值（PI）延迟时间的基础上，为每个第一延迟块输入/输出节点，并且在第一分相信号中输出第二输入信号和最接近第二输入信号的相分离信号 ，用于独立时间放大第二输入信号和最接近第二输入信号的分相信号的时间放大器，以及第二TDC单元，用于将最接近时间放大的第二输入信号的相分离信号延迟到特定 使用每个第二延迟块，并且通过对预定义的每个第二延迟块的输入/输出节点的信号执行第二相位除法来产生第二相位分割信号 d PI延迟时间基础。

公开(公告)号：US20130147531A1

公开(公告)日：2013-06-13

申请号：US13817816

申请日：2011-08-19

申请人： Kang-Yoon Lee ,  Young-Gun Pu ,  An-Soo Park ,  Joon-Sung Park ,  Jae-Sup Lee

发明人： Kang-Yoon Lee ,  Young-Gun Pu ,  An-Soo Park ,  Joon-Sung Park ,  Jae-Sup Lee

IPC分类号： H03L7/089

CPC分类号： H03L7/089 ,  H03L7/085 ,  H03L7/18 ,  H03L2207/50

摘要： A digital Phase Locked Loop (PLL) in a wireless communication system is provided. The PLL includes a Digitally Controlled Oscillator (DCO), a divider, a Phase Frequency Detector (PFD), a Time to Digital Converter (TDC), a delay comparator, and a level scaler. The DCO generates a frequency signal depending on an input Digital Tuning Word (DTW). The divider divides the frequency signal at an integer ratio. The PFD generates a signal representing a phase difference between a divided frequency signal and a reference signal. The TDC measures a time interval of the phase difference using the signal representing the phase difference. The delay comparator calculates a time interval in the case where rising edges coincide from values measured by the TDC. The level scaler generates a DTW that operates the DCO using a digital code representing the time interval.

摘要翻译： 提供了无线通信系统中的数字锁相环（PLL）。 PLL包括数字控制振荡器（DCO），分频器，相位频率检测器（PFD），时间到数字转换器（TDC），延迟比较器和电平定标器。 DCO根据输入数字调谐字（DTW）产生频率信号。 分频器以整数比除成频率信号。 PFD产生表示分频信号和参考信号之间的相位差的信号。 TDC使用表示相位差的信号来测量相位差的时间间隔。 延迟比较器计算上升沿与TDC测量值相符的时间间隔。 级别缩放器生成使用表示时间间隔的数字代码来操作DCO的DTW。

公开(公告)号：US08330637B2

公开(公告)日：2012-12-11

申请号：US13089558

申请日：2011-04-19

申请人： Jae-Sup Lee ,  Kang-Yoon Lee ,  An-Soo Park ,  Young-Gun Pu ,  Joon-Sung Park

发明人： Jae-Sup Lee ,  Kang-Yoon Lee ,  An-Soo Park ,  Young-Gun Pu ,  Joon-Sung Park

IPC分类号： H03M1/50

CPC分类号： G04F10/005

摘要： A Time-to-Digital Converter (TDC) is provided. The TDC includes a first TDC unit for receiving a first input signal and a second input signal, delaying the first input signal on a specific time basis using each of first delay blocks, generating first phase-divided signals by performing first phase division on signals of input/output nodes for each of the first delay blocks on a predefined Phase-Interpolation (PI) delay time basis, and outputting the second input signal and a phase-divided signal closest to the second input signal, among the first phase-divided signals, a time amplifier for independently time-amplifying the second input signal and the phase-divided signal closest to the second input signal, and a second TDC unit for delaying a phase-divided signal closest to the time-amplified second input signal on a specific time basis using each of second delay blocks, and generating second phase-divided signals by performing second phase division on signals of input/output nodes for each of the second delay blocks on a predefined PI delay time basis.

摘要翻译： 提供了时间数字转换器（TDC）。 TDC包括用于接收第一输入信号和第二输入信号的第一TDC单元，使用每个第一延迟块在特定时间基础上延迟第一输入信号，通过对信号进行第一相位除法来产生第一相位分割信号 在预定义相位插值（PI）延迟时间的基础上，为每个第一延迟块输入/输出节点，并且在第一分相信号中输出第二输入信号和最接近第二输入信号的相分离信号 ，用于独立时间放大第二输入信号和最接近第二输入信号的分相信号的时间放大器，以及第二TDC单元，用于将最接近时间放大的第二输入信号的相分离信号延迟到特定 使用每个第二延迟块，并且通过对预定义的每个第二延迟块的输入/输出节点的信号执行第二相位除法来产生第二相位分割信号 d PI延迟时间基础。