公开(公告)号：US08664073B2

公开(公告)日：2014-03-04

申请号：US12983894

申请日：2011-01-04

申请人： Kun-Hsien Lee ,  Cheng-Tung Huang ,  Wen-Han Hung ,  Shyh-Fann Ting ,  Li-Shian Jeng ,  Meng-Yi Wu ,  Tzyy-Ming Cheng

发明人： Kun-Hsien Lee ,  Cheng-Tung Huang ,  Wen-Han Hung ,  Shyh-Fann Ting ,  Li-Shian Jeng ,  Meng-Yi Wu ,  Tzyy-Ming Cheng

IPC分类号： H01L21/8238

CPC分类号： H01L21/26506 ,  H01L21/26513 ,  H01L21/2658 ,  H01L21/26586 ,  H01L29/1083 ,  H01L29/6659 ,  H01L29/7833

摘要： A method for fabricating complimentary metal-oxide-semiconductor field-effect transistor is disclosed. The method includes the steps of: (A) forming a first gate structure and a second gate structure on a substrate; (B) performing a first co-implantation process to define a first type source/drain extension region depth profile in the substrate adjacent to two sides of the first gate structure; (C) forming a first source/drain extension region in the substrate adjacent to the first gate structure; (D) performing a second co-implantation process to define a first pocket region depth profile in the substrate adjacent to two sides of the second gate structure; (E) performing a first pocket implantation process to form a first pocket region adjacent to two sides of the second gate structure.

摘要翻译： 公开了一种用于制造互补金属氧化物半导体场效应晶体管的方法。 该方法包括以下步骤：（A）在衬底上形成第一栅极结构和第二栅极结构; （B）执行第一共注入工艺以限定与所述第一栅极结构的两侧相邻的所述衬底中的第一类型源极/漏极延伸区域深度分布; （C）在与第一栅极结构相邻的衬底中形成第一源极/漏极延伸区域; （D）执行第二共注入工艺以限定与所述第二栅极结构的两侧相邻的所述衬底中的第一袋区深度分布; （E）执行第一口袋注入工艺以形成与第二栅极结构的两侧相邻的第一袋区域。

公开(公告)号：US08390073B2

公开(公告)日：2013-03-05

申请号：US13450444

申请日：2012-04-18

申请人： Wen-Han Hung ,  Tsai-Fu Chen ,  Shyh-Fann Ting ,  Cheng-Tung Huang ,  Kun-Hsien Lee ,  Ta-Kang Lo ,  Tzyy-Ming Cheng

发明人： Wen-Han Hung ,  Tsai-Fu Chen ,  Shyh-Fann Ting ,  Cheng-Tung Huang ,  Kun-Hsien Lee ,  Ta-Kang Lo ,  Tzyy-Ming Cheng

IPC分类号： H01L29/76 ,  H01L29/94

CPC分类号： H01L27/092 ,  H01L21/823807 ,  H01L21/823814 ,  H01L29/665 ,  H01L29/6656 ,  H01L29/66628 ,  H01L29/7848

摘要： A transistor structure is provided in the present invention. The transistor structure includes: a substrate comprising a P-type well, a gate disposed on the P-type well, a first spacer disposed on the gate, an N-type source/drain region disposed in the substrate at two sides of the gate, a silicon cap layer covering the N-type source/drain region, a second spacer around the first spacer and the second spacer directly on and covering a portion of the silicon cap layer and a silicide layer disposed on the silicon cap layer.

摘要翻译： 在本发明中提供一种晶体管结构。 晶体管结构包括：包括P型阱的衬底，设置在P型阱上的栅极，设置在栅极上的第一间隔物，设置在栅极两侧的衬底中的N型源极/漏极区域 覆盖N型源极/漏极区域的硅覆盖层，围绕第一间隔物的第二间隔物和第二间隔物，直接覆盖硅覆盖层的一部分并且覆盖硅覆盖层上的硅化物层。

公开(公告)号：US08183640B2

公开(公告)日：2012-05-22

申请号：US12502239

申请日：2009-07-14

申请人： Wen-Han Hung ,  Tsai-Fu Chen ,  Shyh-Fann Ting ,  Cheng-Tung Huang ,  Kun-Hsien Lee ,  Ta-Kang Lo ,  Tzyy-Ming Cheng

发明人： Wen-Han Hung ,  Tsai-Fu Chen ,  Shyh-Fann Ting ,  Cheng-Tung Huang ,  Kun-Hsien Lee ,  Ta-Kang Lo ,  Tzyy-Ming Cheng

IPC分类号： H01L29/76 ,  H01L29/94

CPC分类号： H01L27/092 ,  H01L21/823807 ,  H01L21/823814 ,  H01L29/665 ,  H01L29/6656 ,  H01L29/66628 ,  H01L29/7848

摘要： A method of fabricating transistors includes: providing a substrate including an N-type well and P-type well; forming a first gate on the N-type well and a second gate on the P-type well, respectively; forming a third spacer on the first gate; forming an epitaxial layer in the substrate at two sides of the first gate; forming a fourth spacer on the second gate; forming a silicon cap layer covering the surface of the epitaxial layer and the surface of the substrate at two sides of the fourth spacer; and forming a first source/drain doping region and a second source/drain doping region at two sides of the first gate and the second gate respectively.

摘要翻译： 制造晶体管的方法包括：提供包括N型阱和P型阱的衬底; 在N型阱上分别形成第一栅极和P型阱上的第二栅极; 在所述第一门上形成第三间隔物; 在第一栅极的两侧在衬底中形成外延层; 在所述第二闸门上形成第四间隔物; 在所述第四间隔物的两侧形成覆盖所述外延层的表面和所述基板的表面的硅覆盖层; 以及分别在所述第一栅极和所述第二栅极的两侧形成第一源极/漏极掺杂区域和第二源极/漏极掺杂区域。

公开(公告)号：US20120009745A1

公开(公告)日：2012-01-12

申请号：US12983894

申请日：2011-01-04

申请人： Kun-Hsien Lee ,  Cheng-Tung Huang ,  Wen-Han Hung ,  Shyh-Fann Ting ,  Li-Shian Jeng ,  Meng-Yi Wu ,  Tzyy-Ming Cheng

发明人： Kun-Hsien Lee ,  Cheng-Tung Huang ,  Wen-Han Hung ,  Shyh-Fann Ting ,  Li-Shian Jeng ,  Meng-Yi Wu ,  Tzyy-Ming Cheng

IPC分类号： H01L21/8238

CPC分类号： H01L21/26506 ,  H01L21/26513 ,  H01L21/2658 ,  H01L21/26586 ,  H01L29/1083 ,  H01L29/6659 ,  H01L29/7833

摘要： A method for fabricating complimentary metal-oxide-semiconductor field-effect transistor is disclosed. The method includes the steps of: (A) forming a first gate structure and a second gate structure on a substrate; (B) performing a first co-implantation process to define a first type source/drain extension region depth profile in the substrate adjacent to two sides of the first gate structure; (C) forming a first source/drain extension region in the substrate adjacent to the first gate structure; (D) performing a second co-implantation process to define a first pocket region depth profile in the substrate adjacent to two sides of the second gate structure; (E) performing a first pocket implantation process to form a first pocket region adjacent to two sides of the second gate structure.

摘要翻译： 公开了一种用于制造互补金属氧化物半导体场效应晶体管的方法。 该方法包括以下步骤：（A）在衬底上形成第一栅极结构和第二栅极结构; （B）执行第一共注入工艺以限定与所述第一栅极结构的两侧相邻的所述衬底中的第一类型源极/漏极延伸区域深度分布; （C）在与第一栅极结构相邻的衬底中形成第一源极/漏极延伸区域; （D）执行第二共注入工艺以限定与所述第二栅极结构的两侧相邻的所述衬底中的第一袋区深度分布; （E）执行第一口袋注入工艺以形成与第二栅极结构的两侧相邻的第一袋区域。

公开(公告)号：US08039330B2

公开(公告)日：2011-10-18

申请号：US11620970

申请日：2007-01-08

申请人： Shyh-Fann Ting ,  Cheng-Tung Huang ,  Li-Shian Jeng ,  Kun-Hsien Lee ,  Wen-Han Hung ,  Tzyy-Ming Cheng

发明人： Shyh-Fann Ting ,  Cheng-Tung Huang ,  Li-Shian Jeng ,  Kun-Hsien Lee ,  Wen-Han Hung ,  Tzyy-Ming Cheng

IPC分类号： H01L21/04

CPC分类号： H01L21/26586 ,  H01L21/26506 ,  H01L29/1083 ,  H01L29/665 ,  H01L29/6659 ,  H01L29/7833

摘要： The invention is directed to a method for manufacturing a semiconductor. The method comprises steps of providing a substrate having a gate structure formed thereon and forming a source/drain extension region in the substrate adjacent to the gate structure. A spacer is formed on the sidewall of the gate structure and a source/drain region is formed in the substrate adjacent to the spacer but away from the gate structure. A bevel carbon implantation process is performed to implant a plurality carbon atoms into the substrate and a metal silicide layer is formed on the gate structure and the source/drain region.

摘要翻译： 本发明涉及一种制造半导体的方法。 该方法包括以下步骤：提供其上形成有栅极结构的衬底，并在邻近栅极结构的衬底中形成源极/漏极延伸区域。 间隔物形成在栅极结构的侧壁上，并且源极/漏极区域形成在与衬垫相邻的衬底中，但是远离栅极结构。 进行斜面碳注入工艺以将多个碳原子注入到衬底中，并且在栅极结构和源极/漏极区上形成金属硅化物层。

公开(公告)号：US20110012197A1

公开(公告)日：2011-01-20

申请号：US12502239

申请日：2009-07-14

申请人： Wen-Han Hung ,  Tsai-Fu Chen ,  Shyh-Fann Ting ,  Cheng-Tung Huang ,  Kun-Hsien Lee ,  Ta-Kang Lo ,  Tzyy-Ming Cheng

发明人： Wen-Han Hung ,  Tsai-Fu Chen ,  Shyh-Fann Ting ,  Cheng-Tung Huang ,  Kun-Hsien Lee ,  Ta-Kang Lo ,  Tzyy-Ming Cheng

IPC分类号： H01L29/78 ,  H01L21/8234

CPC分类号： H01L27/092 ,  H01L21/823807 ,  H01L21/823814 ,  H01L29/665 ,  H01L29/6656 ,  H01L29/66628 ,  H01L29/7848

摘要： A method of fabricating transistors includes: providing a substrate including an N-type well and P-type well; forming a first gate on the N-type well and a second gate on the P-type well, respectively; forming a third spacer on the first gate; forming an epitaxial layer in the substrate at two sides of the first gate; forming a fourth spacer on the second gate; forming a silicon cap layer covering the surface of the epitaxial layer and the surface of the substrate at two sides of the fourth spacer; and forming a first source/drain doping region and a second source/drain doping region at two sides of the first gate and the second gate respectively.

摘要翻译： 制造晶体管的方法包括：提供包括N型阱和P型阱的衬底; 在N型阱上分别形成第一栅极和P型阱上的第二栅极; 在所述第一门上形成第三间隔物; 在第一栅极的两侧在衬底中形成外延层; 在所述第二闸门上形成第四间隔物; 在所述第四间隔物的两侧形成覆盖所述外延层的表面和所述基板的表面的硅覆盖层; 以及分别在第一栅极和第二栅极的两侧形成第一源极/漏极掺杂区域和第二源极/漏极掺杂区域。

公开(公告)号：US07618856B2

公开(公告)日：2009-11-17

申请号：US11566688

申请日：2006-12-05

申请人： Shyh-Fann Ting ,  Cheng-Tung Huang ,  Jing-Chang Wu ,  Kun-Hsien Lee ,  Wen-Han Hung ,  Li-Shian Jeng ,  Tzer-Min Shen ,  Tzyy-Ming Cheng ,  Nien-Chung Li

发明人： Shyh-Fann Ting ,  Cheng-Tung Huang ,  Jing-Chang Wu ,  Kun-Hsien Lee ,  Wen-Han Hung ,  Li-Shian Jeng ,  Tzer-Min Shen ,  Tzyy-Ming Cheng ,  Nien-Chung Li

IPC分类号： H01L21/8238

CPC分类号： H01L21/823814 ,  H01L21/823807 ,  H01L21/823835 ,  H01L29/66545 ,  H01L29/66628 ,  H01L29/66636 ,  H01L29/7843

摘要： A semiconductor substrate having a first active region and a second active region for fabricating a first transistor and a second transistor is provided. A first gate structure and a second gate structure are formed on the first active region and the second active region and a first spacer is formed surrounding the first gate structure and the second gate structure. A source/drain region for the first transistor and the second transistor is formed. The first spacer is removed from the first gate structure and the second gate structure and a cap layer is disposed on the first transistor and the second transistor and the cap layer covering the second transistor is removed thereafter. An etching process is performed to form a recess in the substrate surrounding the second gate structure. An epitaxial layer is formed in the recess and the cap layer is removed from the first transistor.

摘要翻译： 提供具有用于制造第一晶体管和第二晶体管的第一有源区和第二有源区的半导体衬底。 在第一有源区和第二有源区上形成第一栅极结构和第二栅极结构，并且围绕第一栅极结构和第二栅极结构形成第一间隔物。 形成第一晶体管和第二晶体管的源极/漏极区域。 第一间隔物从第一栅极结构和第二栅极结构去除，并且帽层设置在第一晶体管上，并且其后去除第二晶体管和覆盖第二晶体管的覆盖层。 执行蚀刻工艺以在围绕第二栅极结构的基板中形成凹部。 在凹部中形成外延层，并且从第一晶体管去除覆盖层。

公开(公告)号：US20090224328A1

公开(公告)日：2009-09-10

申请号：US12041668

申请日：2008-03-04

申请人： Shyh-Fann Ting ,  Cheng-Tung Huang ,  Kun-Hsien Lee ,  Wen-Han Hung ,  Meng-Yi Wu ,  Li-Shian Jeng ,  Chung-Min Shih ,  Tzyy-Ming Cheng ,  Jing-Chang Wu ,  Tzer-Min Shen

发明人： Shyh-Fann Ting ,  Cheng-Tung Huang ,  Kun-Hsien Lee ,  Wen-Han Hung ,  Meng-Yi Wu ,  Li-Shian Jeng ,  Chung-Min Shih ,  Tzyy-Ming Cheng ,  Jing-Chang Wu ,  Tzer-Min Shen

IPC分类号： H01L29/78 ,  H01L21/336

CPC分类号： H01L21/823807 ,  H01L21/823814 ,  H01L21/823878 ,  H01L29/165 ,  H01L29/66628 ,  H01L29/66636 ,  H01L29/7843 ,  H01L29/7848

摘要： A semiconductor device includes a substrate defining an active area thereon, a shallow trench isolation on the substrate and directly surrounding the active area, a gate, a source and a drain on the active area and a hard mask on the border of the shallow trench isolation and the active area.

摘要翻译： 半导体器件包括限定其上的有源区的衬底，衬底上的浅沟槽隔离并且直接围绕有源区，有源区上的栅极，源极和漏极以及浅沟槽隔离边界上的硬掩模 和活动区域。

公开(公告)号：US20090186475A1

公开(公告)日：2009-07-23

申请号：US12017065

申请日：2008-01-21

申请人： Shyh-Fann Ting ,  Cheng-Tung Huang ,  Shih-Chieh Hsu ,  Chih-Chiang Wu ,  Meng-Yi Wu ,  Li-Shian Jeng ,  Chung-Min Shih ,  Kun-Hsien Lee ,  Wen-Han Hung ,  Yao-Chin Cheng ,  Chi-Sheng Tseng ,  Yu-Ming Lin ,  Shih-Jung Tu ,  Tzyy-Ming Cheng

发明人： Shyh-Fann Ting ,  Cheng-Tung Huang ,  Shih-Chieh Hsu ,  Chih-Chiang Wu ,  Meng-Yi Wu ,  Li-Shian Jeng ,  Chung-Min Shih ,  Kun-Hsien Lee ,  Wen-Han Hung ,  Yao-Chin Cheng ,  Chi-Sheng Tseng ,  Yu-Ming Lin ,  Shih-Jung Tu ,  Tzyy-Ming Cheng

IPC分类号： H01L21/3205

CPC分类号： H01L21/28123 ,  H01L21/823807 ,  H01L21/823814 ,  H01L21/823864 ,  H01L29/6653 ,  H01L29/66545 ,  H01L29/6656 ,  H01L29/66636

摘要： A method of manufacturing a MOS transistor, in which, a tri-layer photo resist layer is used to form a patterned hard mask layer having a sound shape and a small size, and the patterned hard mask layer is used to form a gate. Thereafter, by forming and defining a cap layer, a recess is formed through etching in the substrate. The patterned hard mask is removed after epitaxial layers are formed in the recesses. Accordingly, a conventional poly bump issue and an STI oxide loss issue leading to contact bridge can be avoided.

摘要翻译： 一种制造MOS晶体管的方法，其中使用三层光致抗蚀剂层来形成具有声音形状和小尺寸的图案化硬掩模层，并且使用图案化的硬掩模层来形成栅极。 此后，通过形成和限定盖层，通过在衬底中的蚀刻形成凹陷。 在凹槽中形成外延层之后去除图案化的硬掩模。 因此，可以避免导致接触桥的常规多晶块问题和STI氧化物损耗问题。

公开(公告)号：US20090166625A1

公开(公告)日：2009-07-02

申请号：US11966734

申请日：2007-12-28

申请人： Shyh-Fann Ting ,  Shih-Chieh Hsu ,  Cheng-Tung Huang ,  Chih-Chiang Wu ,  Wen-Han Hung ,  Meng-Yi Wu ,  Li-Shian Jeng ,  Chung-Min Shih ,  Kun-Hsien Lee ,  Tzyy-Ming Cheng

发明人： Shyh-Fann Ting ,  Shih-Chieh Hsu ,  Cheng-Tung Huang ,  Chih-Chiang Wu ,  Wen-Han Hung ,  Meng-Yi Wu ,  Li-Shian Jeng ,  Chung-Min Shih ,  Kun-Hsien Lee ,  Tzyy-Ming Cheng

IPC分类号： H01L29/04 ,  H01L21/336

CPC分类号： H01L29/7848 ,  H01L29/665 ,  H01L29/6659 ,  H01L29/66636 ,  H01L29/7834

摘要： The present invention provides a method for forming a metal-oxide-semiconductor (MOS) device and the structure thereof. The method includes at least the steps of forming a silicon germanium layer by the first selective epitaxy growth process and forming a cap layer on the silicon germanium layer by the second selective epitaxy growth process. Hence, the undesirable effects caused by ion implantation can be mitigated.

摘要翻译： 本发明提供一种形成金属氧化物半导体（MOS）器件的方法及其结构。 该方法至少包括通过第一选择性外延生长工艺形成硅锗层并通过第二选择性外延生长工艺在硅锗层上形成覆盖层的步骤。 因此，可以减轻离子注入引起的不良影响。