公开(公告)号：US08574820B2

公开(公告)日：2013-11-05

申请号：US12917712

申请日：2010-11-02

申请人： Chang-Goo Lee

发明人： Chang-Goo Lee

IPC分类号： G03F7/26

CPC分类号： H01L21/31144 ,  H01L21/0273 ,  H01L27/10894

摘要： A method for fabricating a semiconductor device includes: forming a first photoresist pattern with a first opening over an etch target layer; forming a second photoresist pattern with a plurality of second openings over the first photoresist pattern; and forming a plurality of patterns by etching the etch target layer by using the first photoresist pattern and the second photoresist pattern as an etch barrier.

摘要翻译： 一种用于制造半导体器件的方法包括：在蚀刻目标层上形成具有第一开口的第一光致抗蚀剂图案; 在所述第一光致抗蚀剂图案上形成具有多个第二开口的第二光致抗蚀剂图案; 以及通过使用第一光致抗蚀剂图案和第二光致抗蚀剂图案作为蚀刻阻挡层来蚀刻蚀刻目标层来形成多个图案。

公开(公告)号：US08119512B1

公开(公告)日：2012-02-21

申请号：US12980902

申请日：2010-12-29

申请人： Chang-Goo Lee

发明人： Chang-Goo Lee

IPC分类号： H01L21/44

CPC分类号： H01L29/4236 ,  H01L27/10855 ,  H01L27/10885

摘要： A method for fabricating a semiconductor device includes forming an interlayer dielectric layer over a substrate; forming a dual storage node contact plug to be buried in the interlayer dielectric layer, forming a first damascene pattern to isolate the dual storage node contact plug, forming a protective layer pattern inside the first damascene pattern, etching the interlayer dielectric layer to form a second damascene pattern to be coupled to the first damascene pattern, and forming bit lines inside the first and second damascene patterns.

摘要翻译： 一种制造半导体器件的方法包括在衬底上形成层间电介质层; 形成双层存储节点接触插塞以埋在所述层间电介质层中，形成第一镶嵌图案以隔离所述双存储节点接触插塞，在所述第一镶嵌图案内部形成保护层图案，蚀刻所述层间介电层以形成第二 镶嵌图案以耦合到第一镶嵌图案，并且在第一和第二镶嵌图案内部形成钻头线。

公开(公告)号：US20080233750A1

公开(公告)日：2008-09-25

申请号：US12005463

申请日：2007-12-26

申请人： Sung-Yoon Cho ,  Chang-Goo Lee

发明人： Sung-Yoon Cho ,  Chang-Goo Lee

IPC分类号： H01L21/302

CPC分类号： H01L21/0337 ,  H01L21/0338 ,  Y10S438/942

摘要： A method for forming fine patterns in a semiconductor device includes forming a first hard mask layer over an etch target layer, forming first etch mask patterns having negative slopes over the first hard mask layer, thereby forming a resultant structure, forming a first material layer for a second etch mask over the resultant structure, performing a planarization process until the first etch mask patterns are exposed to form second etch mask patterns filled in spaces between the spacers, removing the spacers, and etching the first hard mask layer and the etch target layer using the first etch mask patterns and the second etch mask patterns.

摘要翻译： 在半导体器件中形成精细图案的方法包括在蚀刻目标层上形成第一硬掩模层，在第一硬掩模层上形成具有负斜率的第一蚀刻掩模图案，由此形成所得结构，形成第一材料层， 在所得结构上的第二蚀刻掩模，执行平坦化处理，直到暴露第一​​蚀刻掩模图案以形成填充在间隔物之间​​的间隔中的第二蚀刻掩模图案，去除间隔物，以及蚀刻第一硬掩模层和蚀刻目标层 使用第一蚀刻掩模图案和第二蚀刻掩模图案。

公开(公告)号：US07413969B2

公开(公告)日：2008-08-19

申请号：US11318960

申请日：2005-12-27

申请人： Jong Man Kim ,  Chang Goo Lee ,  Jong Sik Kim ,  Se Ra Won

发明人： Jong Man Kim ,  Chang Goo Lee ,  Jong Sik Kim ,  Se Ra Won

IPC分类号： H01L21/3205

CPC分类号： H01L21/28061 ,  H01L21/30604 ,  H01L21/3065 ,  H01L21/3081 ,  H01L29/66621

摘要： A varying-width recess gate structure having a varying-width recess formed in a semiconductor device can sufficiently increase the channel length of the transistor having a gate formed in the varying-width recess, thereby effectively reducing the current leakage and improving the refresh characteristics. In the method of manufacturing the recess gate structure, etching is performed twice or more, so as to form a gate recess having varying width in the substrate, and a gate is formed in the gate recess.

摘要翻译： 具有形成在半导体器件中的可变宽度凹部的变宽的凹槽栅极结构可以充分增加形成在可变宽度凹部中的栅极的晶体管的沟道长度，从而有效地减小漏电流并提高刷新特性。 在制造凹槽栅结构的方法中，进行两次或更多次的蚀刻，以形成在衬底中具有变化的宽度的栅极凹槽，并且在栅极凹部中形成栅极。

公开(公告)号：US20110223541A1

公开(公告)日：2011-09-15

申请号：US12917712

申请日：2010-11-02

申请人： Chang-Goo LEE

发明人： Chang-Goo LEE

IPC分类号： G03F7/20 ,  H01L21/302

CPC分类号： H01L21/31144 ,  H01L21/0273 ,  H01L27/10894

摘要： A method for fabricating a semiconductor device includes: forming a first photoresist pattern with a first opening over an etch target layer; forming a second photoresist pattern with a plurality of second openings over the first photoresist pattern; and forming a plurality of patterns by etching the etch target layer by using the first photoresist pattern and the second photoresist pattern as an etch barrier.

摘要翻译： 一种用于制造半导体器件的方法包括：在蚀刻目标层上形成具有第一开口的第一光致抗蚀剂图案; 在所述第一光致抗蚀剂图案上形成具有多个第二开口的第二光致抗蚀剂图案; 以及通过使用第一光致抗蚀剂图案和第二光致抗蚀剂图案作为蚀刻阻挡层来蚀刻蚀刻目标层来形成多个图案。

公开(公告)号：US08138090B2

公开(公告)日：2012-03-20

申请号：US12005463

申请日：2007-12-26

申请人： Sung-Yoon Cho ,  Chang-Goo Lee

发明人： Sung-Yoon Cho ,  Chang-Goo Lee

IPC分类号： H01L21/302

CPC分类号： H01L21/0337 ,  H01L21/0338 ,  Y10S438/942

摘要： A method for forming fine patterns in a semiconductor device includes forming a first hard mask layer over an etch target layer, forming first etch mask patterns having negative slopes over the first hard mask layer, thereby forming a resultant structure, forming a first material layer for a second etch mask over the resultant structure, performing a planarization process until the first etch mask patterns are exposed to form second etch mask patterns filled in spaces between the spacers, removing the spacers, and etching the first hard mask layer and the etch target layer using the first etch mask patterns and the second etch mask patterns.

摘要翻译： 在半导体器件中形成精细图案的方法包括在蚀刻目标层上形成第一硬掩模层，在第一硬掩模层上形成具有负斜率的第一蚀刻掩模图案，由此形成所得结构，形成第一材料层， 在所得结构上的第二蚀刻掩模，执行平坦化处理，直到暴露第一​​蚀刻掩模图案以形成填充在间隔物之间​​的间隔中的第二蚀刻掩模图案，去除间隔物，以及蚀刻第一硬掩模层和蚀刻目标层 使用第一蚀刻掩模图案和第二蚀刻掩模图案。

公开(公告)号：US20080272431A1

公开(公告)日：2008-11-06

申请号：US12174735

申请日：2008-07-17

申请人： Jong Man KIM ,  Chang Goo LEE ,  Jong Sik KIM ,  Se Ra WON

发明人： Jong Man KIM ,  Chang Goo LEE ,  Jong Sik KIM ,  Se Ra WON

IPC分类号： H01L29/78

CPC分类号： H01L21/28061 ,  H01L21/30604 ,  H01L21/3065 ,  H01L21/3081 ,  H01L29/66621

摘要： A varying-width recess gate structure having a varying-width recess formed in a semiconductor device can sufficiently increase the channel length of the transistor having a gate formed in the varying-width recess, thereby effectively reducing the current leakage and improving the refresh characteristics. In the method of manufacturing the recess gate structure, etching is performed twice or more, so as to form a gate recess having varying width in the substrate, and a gate is formed in the gate recess.

摘要翻译： 具有形成在半导体器件中的可变宽度凹部的变宽的凹槽栅极结构可以充分增加形成在可变宽度凹部中的栅极的晶体管的沟道长度，从而有效地减小漏电流并提高刷新特性。 在制造凹槽栅结构的方法中，进行两次或更多次的蚀刻，以形成在衬底中具有变化的宽度的栅极凹槽，并且在栅极凹部中形成栅极。

公开(公告)号：US06949431B2

公开(公告)日：2005-09-27

申请号：US10879749

申请日：2004-06-30

申请人： Chang-Goo Lee

发明人： Chang-Goo Lee

IPC分类号： H01L27/04 ,  H01L21/02 ,  H01L21/44 ,  H01L21/8242

CPC分类号： H01L28/92 ,  H01L27/10852 ,  H01L28/91

摘要： Disclosed is a method for fabricating a cylinder type capacitor in a semiconductor device. Particularly, the cylinder type capacitor is fabricated through performing a series of processes. Among the serial processes, a cleaning process for removing a photosensitive layer remaining in undesired regions is performed before an etch-back process for forming bottom electrodes with use of the photosensitive layer as an etch mask. Especially, the cleaning process proceeds by employing one of a dry etching process and a wet etching process.

摘要翻译： 公开了一种在半导体器件中制造圆筒型电容器的方法。 特别地，通过执行一系列工艺来制造圆筒型电容器。 在串联方法中，在用感光层作为蚀刻掩模形成底部电极的蚀刻工艺之前，进行用于去除残留在不需要的区域中的感光层的清洁工艺。 特别地，通过采用干蚀刻工艺和湿蚀刻工艺中的一种进行清洁工艺。

公开(公告)号：US20070202670A1

公开(公告)日：2007-08-30

申请号：US11637017

申请日：2006-12-12

申请人： Chang-Goo Lee

发明人： Chang-Goo Lee

IPC分类号： H01L21/425

CPC分类号： H01L21/28061 ,  H01L27/10888 ,  H01L29/6656

摘要： A method for fabricating a semiconductor device includes: forming a gate material over a substrate; etching the gate material to form gate patterns each including a portion of the gate material remaining over the substrate; performing a halo ion-implantation process on a portion of the substrate where a bit line contacts; forming sidewall spacers of the gate patterns; and etching the remaining portion of the gate material to expose the substrate using the sidewall spacers as a mask.

摘要翻译： 一种制造半导体器件的方法包括：在衬底上形成栅极材料; 蚀刻栅极材料以形成各自包括留在衬底上的栅极材料的一部分的栅极图案; 在位线接触的基板的一部分上进行晕圈离子注入工艺; 形成栅极图案的侧壁间隔物; 并且蚀刻栅极材料的剩余部分以使用侧壁间隔物作为掩模来露出衬底。

公开(公告)号：US20050142869A1

公开(公告)日：2005-06-30

申请号：US10879749

申请日：2004-06-30

申请人： Chang-Goo Lee

发明人： Chang-Goo Lee

IPC分类号： H01L27/04 ,  H01L21/02 ,  H01L21/44 ,  H01L21/8242

CPC分类号： H01L28/92 ,  H01L27/10852 ,  H01L28/91

摘要： Disclosed is a method for fabricating a cylinder type capacitor in a semiconductor device. Particularly, the cylinder type capacitor is fabricated through performing a series of processes. Among the serial processes, a cleaning process for removing a photosensitive layer remaining in undesired regions is performed before an etch-back process for forming bottom electrodes with use of the photosensitive layer as an etch mask. Especially, the cleaning process proceeds by employing one of a dry etching process and a wet etching process.