公开(公告)号：US20060094178A1

公开(公告)日：2006-05-04

申请号：US11174750

申请日：2005-07-05

申请人： Shian-Jyh Lin ,  Sheng-Tsung Chen ,  Neng-Tai Shih ,  Chien-Chang Huang ,  Chien-Jung Yang ,  Yi-Jung Chen

发明人： Shian-Jyh Lin ,  Sheng-Tsung Chen ,  Neng-Tai Shih ,  Chien-Chang Huang ,  Chien-Jung Yang ,  Yi-Jung Chen

IPC分类号： H01L21/8234

CPC分类号： H01L29/6659 ,  H01L21/324 ,  H01L29/7833

摘要： A method of fabricating a MOS transistor by millisecond annealing. A semiconductor substrate with a gate stack comprising a gate electrode overlying a gate dielectric layer on a top surface of a semiconductor substrate is provided. At least one implanting process is performed to form two doped regions on opposite sides of the gate electrode. Millisecond annealing activates dopants in the doped regions. The millisecond anneal includes rapid heating and rapid cooling within 1 to 50 milliseconds.

摘要翻译： 一种通过毫秒退火制造MOS晶体管的方法。 提供了具有栅叠层的半导体衬底，其包括覆盖半导体衬底的顶表面上的栅介质层的栅电极。 执行至少一个注入工艺以在栅电极的相对侧上形成两个掺杂区域。 毫秒退火激活掺杂区中的掺杂剂。 毫秒退火包括快速加热和1至50毫秒内的快速冷却。

公开(公告)号：US07682897B2

公开(公告)日：2010-03-23

申请号：US11758014

申请日：2007-06-05

申请人： Chih-Huang Wu ,  Chien-Jung Yang

发明人： Chih-Huang Wu ,  Chien-Jung Yang

IPC分类号： H01L21/8242

CPC分类号： H01L27/10888

摘要： A process for fabricating a dynamic random access memory is provided. In this fabrication process, the steps of forming the silicon layer, and performing the ion implantation process and the removing process are repeated at least twice and the oxidation process is performed once to form an oxidation spacer that is larger than the landing area for a bit line contact in the prior art. Therefore, when defining a bit line contact opening, a larger process window is fabricated to prevent the occurrence of a short between the bit line contact and the gate of a transistor due to misalignment.

摘要翻译： 提供了一种用于制造动态随机存取存储器的过程。 在该制造工艺中，形成硅层，进行离子注入工艺和去除工艺的步骤重复至少两次，氧化处理一次，以形成大于一个位的着陆区域的氧化间隔物 现有技术中的线接触。 因此，当限定位线接触开口时，制造较大的工艺窗口以防止由于未对准而导致位线接触和晶体管的栅极之间发生短路。

公开(公告)号：US20090065893A1

公开(公告)日：2009-03-12

申请号：US11876489

申请日：2007-10-22

申请人： Chi-Huang Wu ,  Chien-Jung Yang

发明人： Chi-Huang Wu ,  Chien-Jung Yang

IPC分类号： H01L29/00 ,  H01L21/20

CPC分类号： H01L29/66621 ,  H01L27/10876 ,  H01L29/0653 ,  H01L29/4236

摘要： A semiconductor device and fabrication method thereof is disclosed. The method includes the steps of providing a substrate with a trench and a stacked layer thereon, performing an epitaxy process to form an epitaxial layer in the trench, conformably depositing an oxide layer on the epitaxial layer, and removing a portion of the oxide layer and the epitaxial layer on the bottom of the trench.

摘要翻译： 公开了一种半导体器件及其制造方法。 该方法包括以下步骤：在其上提供具有沟槽和堆叠层的衬底，执行外延工艺以在沟槽中形成外延层，在外延层上顺应地沉积氧化物层，以及去除一部分氧化物层和 沟槽底部的外延层。

公开(公告)号：US5880013A

公开(公告)日：1999-03-09

申请号：US814378

申请日：1997-03-11

申请人： Chien-Jung Yang ,  Ming-Tsung Lee

发明人： Chien-Jung Yang ,  Ming-Tsung Lee

IPC分类号： H01L21/265 ,  H01L21/425

CPC分类号： H01L21/265 ,  H01J2237/022 ,  H01J2237/31705 ,  Y10S438/909

摘要： This ion implantation method reduces the observed levels of cross-contamination and reduces the level of variations in surface conductivity related to the provision of multiple ion implantations into a semiconductor wafer. Reduced levels of cross-contamination are obtained by purging the implantation chamber and then evacuating the implantation chamber before beginning an implantation process. This purge and evacuation cycle is believed to be particularly effective in reducing cross-contamination when two implantations are made consecutively into a wafer without removing the wafer from the implantation chamber or when successive wafers are transported into the ion implantation chamber and implantations are made into each successive wafer.

摘要翻译： 这种离子注入方法降低了观察到的交叉污染水平，并降低了与提供多个离子注入到半导体晶片中相关的表面电导率的变化水平。 通过清洗注入室，然后在开始植入过程之前抽空注入室，可以获得降低的交叉污染水平。 认为这种清除和排空循环在减少两次植入连续进入晶片而不从植入室中移除晶片或将连续的晶片输送到离子注入室中并且将植入物制成每个时，特别有效地减少交叉污染 连续晶圆。

公开(公告)号：US07160804B2

公开(公告)日：2007-01-09

申请号：US11174750

申请日：2005-07-05

申请人： Shian-Jyh Lin ,  Sheng-Tsung Chen ,  Neng-Tai Shih ,  Chien-Chang Huang ,  Chien-Jung Yang ,  Yi-Jung Chen

发明人： Shian-Jyh Lin ,  Sheng-Tsung Chen ,  Neng-Tai Shih ,  Chien-Chang Huang ,  Chien-Jung Yang ,  Yi-Jung Chen

IPC分类号： H01L21/4763

CPC分类号： H01L29/6659 ,  H01L21/324 ,  H01L29/7833

摘要： A method of fabricating a MOS transistor by millisecond annealing. A semiconductor substrate with a gate stack comprising a gate electrode overlying a gate dielectric layer on a top surface of a semiconductor substrate is provided. At least one implanting process is performed to form two doped regions on opposite sides of the gate electrode. Millisecond annealing activates dopants in the doped regions. The millisecond anneal includes rapid heating and rapid cooling within 1 to 50 milliseconds.

摘要翻译： 一种通过毫秒退火制造MOS晶体管的方法。 提供了具有栅叠层的半导体衬底，其包括覆盖半导体衬底的顶表面上的栅介质层的栅电极。 执行至少一个注入工艺以在栅电极的相对侧上形成两个掺杂区域。 毫秒退火激活掺杂区中的掺杂剂。 毫秒退火包括快速加热和1至50毫秒内的快速冷却。

公开(公告)号：US07659163B2

公开(公告)日：2010-02-09

申请号：US11564929

申请日：2006-11-30

申请人： Chih-Huang Wu ,  Chien-Jung Yang

发明人： Chih-Huang Wu ,  Chien-Jung Yang

IPC分类号： H01L21/8242

CPC分类号： H01L29/78 ,  H01L29/66621

摘要： A method for forming a semiconductor device is provided. The method includes providing a substrate having a plurality of protrusions projecting from the substrate; forming a silicon layer over the substrate and each protrusion; performing an anisotropic etching to transfer the silicon layer into a silicon spacer positioned on a side wall of each protrusion; forming an oxide layer over the silicon spacer; and etching the substrate to form a recess on the substrate by using the oxide layer as a mask.

摘要翻译： 提供一种形成半导体器件的方法。 该方法包括提供具有从基板突出的多个突起的基板; 在衬底和每个突起上形成硅层; 执行各向异性蚀刻以将硅层转移到位于每个突起的侧壁上的硅隔离物中; 在所述硅间隔物上形成氧化物层; 并且通过使用氧化物层作为掩模，蚀刻基板以在基板上形成凹部。

公开(公告)号：US20080248619A1

公开(公告)日：2008-10-09

申请号：US11758014

申请日：2007-06-05

申请人： Chih-Huang Wu ,  Chien-Jung Yang

发明人： Chih-Huang Wu ,  Chien-Jung Yang

IPC分类号： H01L21/8242

CPC分类号： H01L27/10888

摘要： A process for fabricating a dynamic random access memory is provided. In this fabrication process, the steps of forming the silicon layer, and performing the ion implantation process and the removing process are repeated at least twice and the oxidation process is performed once to form an oxidation spacer that is larger than the landing area for a bit line contact in the prior art. Therefore, when defining a bit line contact opening, a larger process window is fabricated to prevent the occurrence of a short between the bit line contact and the gate of a transistor due to misalignment.

摘要翻译： 提供了一种用于制造动态随机存取存储器的过程。 在该制造工艺中，形成硅层，进行离子注入工艺和去除工艺的步骤重复至少两次，氧化处理一次，以形成大于一个位的着陆区域的氧化间隔物 现有技术中的线接触。 因此，当限定位线接触开口时，制造较大的工艺窗口以防止由于未对准而导致位线接触和晶体管的栅极之间发生短路。

公开(公告)号：US20070178647A1

公开(公告)日：2007-08-02

申请号：US11564929

申请日：2006-11-30

申请人： Chih-Huang WU ,  Chien-Jung YANG

发明人： Chih-Huang WU ,  Chien-Jung YANG

IPC分类号： H01L21/336

CPC分类号： H01L29/78 ,  H01L29/66621

摘要： A method for forming a semiconductor device is provided. The method includes providing a substrate having a plurality of protrusions projecting from the substrate; forming a silicon layer over the substrate and each protrusion; performing an anisotropic etching to transfer the silicon layer into a silicon spacer positioned on a side wall of each protrusion; forming an oxide layer over the silicon spacer; and etching the substrate to form a recess on the substrate by using the oxide layer as a mask.

摘要翻译： 提供一种形成半导体器件的方法。 该方法包括提供具有从基板突出的多个突起的基板; 在衬底和每个突起上形成硅层; 执行各向异性蚀刻以将硅层转移到位于每个突起的侧壁上的硅隔离物中; 在所述硅间隔物上形成氧化物层; 并且通过使用氧化物层作为掩模，蚀刻基板以在基板上形成凹部。