公开(公告)号：US20070201597A1

公开(公告)日：2007-08-30

申请号：US11649097

申请日：2007-01-03

申请人： Hongkai He ,  Vasilis Papanikolaou ,  John Francis ,  Eric Iozsef ,  Mohammad Shakiba ,  Fahim Hasham

发明人： Hongkai He ,  Vasilis Papanikolaou ,  John Francis ,  Eric Iozsef ,  Mohammad Shakiba ,  Fahim Hasham

IPC分类号： H03D3/24

CPC分类号： H03D13/005 ,  H03L7/0814 ,  H03L7/089 ,  H03L7/093 ,  H04L7/0025 ,  H04L7/0337

摘要： A delay locked loop includes a triangle wave generator circuit coupled to a serial clock signal for generating a triangular wave signal. A phase interpolator coupled to the triangular wave signal and a weighting signal generates an interpolated clock phase signal, and a phase detector receives serial data and the interpolated clock phase signal and generates a retimed serial data signal.

摘要翻译： 延迟锁定环包括耦合到用于产生三角波信号的串行时钟信号的三角波发生器电路。 耦合到三角波信号的相位内插器和加权信号产生内插时钟相位信号，相位检测器接收串行数据和内插时钟相位信号，并产生重新定时的串行数据信号。

公开(公告)号：US20060091967A1

公开(公告)日：2006-05-04

申请号：US10981048

申请日：2004-11-04

申请人： Eric Iozsef ,  Hossein Shakiba

发明人： Eric Iozsef ,  Hossein Shakiba

IPC分类号： H03K3/03

CPC分类号： H03K3/0315 ,  H03K17/04106

摘要： A tunable ring oscillator, in accordance with the teachings described herein, may include one or more delay circuits having a coarse tuning circuitry and a fine tuning circuitry. The coarse tuning circuitry may be used to set one of a minimum time delay or a maximum time delay as a function of a coarse tuning input. The fine tuning circuitry may be used to adjust between the minimum time delay and the maximum time delay as a function of a fine tuning input.

摘要翻译： 根据本文所述的教导，可调环形振荡器可以包括具有粗调谐电路和微调电路的一个或多个延迟电路。 粗调谐电路可以用于将最小时间延迟或最大时间延迟中的一个设置为粗调输入的函数。 微调电路可以用于根据微调输入在最小时间延迟和最大时间延迟之间进行调整。

公开(公告)号：US08125287B2

公开(公告)日：2012-02-28

申请号：US12707895

申请日：2010-02-18

申请人： Zdravko Lukic ,  Eric Iozsef ,  Zhenyu Zhao ,  Jingquan Chen

发明人： Zdravko Lukic ,  Eric Iozsef ,  Zhenyu Zhao ,  Jingquan Chen

IPC分类号： H03K7/08 ,  H03K7/06 ,  H03K3/017

CPC分类号： H03K7/08 ,  H03K7/06

摘要： A multichannel digital pulse width modulator/digital pulse frequency modulator uses a single ring oscillator that is shared by multiple channels. The ring oscillator has taps that can be used for least significant bit (LSB) precision of the generated PWM signal. The ring oscillator also produces a ring clock that is used to synchronize logic in the channels. Since the logic in the channels are synchronized by the ring clock, the channels can each independently produce different frequency PWM (or PFM) signals and still share the same ring oscillator.

摘要翻译： 多通道数字脉宽调制器/数字脉冲频率调制器使用由多个通道共享的单个环形振荡器。 环形振荡器具有可用于产生的PWM信号的最低有效位（LSB）精度的抽头。 环形振荡器还产生一个环形时钟，用于同步通道中的逻辑。 由于通道中的逻辑通过环形时钟同步，通道可以各自独立地产生不同频率的PWM（或PFM）信号，并且仍然共享相同的环形振荡器。

公开(公告)号：US07915938B2

公开(公告)日：2011-03-29

申请号：US12608186

申请日：2009-10-29

申请人： Eric Iozsef ,  Irv Lustigman ,  Abdelkarim Gadiri

发明人： Eric Iozsef ,  Irv Lustigman ,  Abdelkarim Gadiri

IPC分类号： H02M1/12 ,  H02M1/14 ,  H02M3/325 ,  H03K7/08 ,  H03L7/06 ,  H04J7/00

CPC分类号： H03L7/0812 ,  G06F1/025 ,  H03K7/08 ,  H03L7/0814

摘要： A multiple channel Digital Pulse Width Modulator (DPWM) can include a single delay locked loop with a delay line, the delay line producing a number of outputs. Circuitry can use a delay line mask to mask a portion of the delay line outputs to produce a modified outputs so as to prevent premature pulse width reset. Jitter tolerance look ahead circuits can prevent jitter from causing premature reset of pulse width modulated signals. The pulse width modulators can include multiple alternately used multiplexers so that the operation of the pulse width modulators is not affected by the load time of the multiplexers.

摘要翻译： 多通道数字脉宽调制器（DPWM）可以包括具有延迟线的单个延迟锁定环，延迟线产生多个输出。 电路可以使用延迟线掩模来屏蔽延迟线输出的一部分以产生修改的输出，以防止过早的脉冲宽度复位。 抖动容限预测电路可以防止抖动引起脉宽调制信号的过早复位。 脉冲宽度调制器可以包括多个交替使用的多路复用器，使得脉冲宽度调制器的操作不受复用器的加载时间的影响。

公开(公告)号：US20110199164A1

公开(公告)日：2011-08-18

申请号：US12707895

申请日：2010-02-18

申请人： Zdravko Lukic ,  Eric Iozsef ,  Zhenyu Zhao ,  Jingquan Chen

发明人： Zdravko Lukic ,  Eric Iozsef ,  Zhenyu Zhao ,  Jingquan Chen

IPC分类号： H03K7/08

CPC分类号： H03K7/08 ,  H03K7/06

摘要： A multichannel digital pulse width modulator/digital pulse frequency modulator uses a single ring oscillator that is shared by multiple channels. The ring oscillator has taps that can be used for least significant bit (LSB) precision of the generated PWM signal. The ring oscillator also produces a ring clock that is used to synchronize logic in the channels. Since the logic in the channels are synchronized by the ring clock, the channels can each independently produce different frequency PWM (or PFM) signals and still share the same ring oscillator.

摘要翻译： 多通道数字脉宽调制器/数字脉冲频率调制器使用由多个通道共享的单个环形振荡器。 环形振荡器具有可用于产生的PWM信号的最低有效位（LSB）精度的抽头。 环形振荡器还产生一个环形时钟，用于同步通道中的逻辑。 由于通道中的逻辑通过环形时钟同步，通道可以各自独立地产生不同频率的PWM（或PFM）信号，并且仍然共享相同的环形振荡器。

公开(公告)号：US07180378B2

公开(公告)日：2007-02-20

申请号：US10981048

申请日：2004-11-04

申请人： Eric Iozsef ,  Hossein Shakiba

发明人： Eric Iozsef ,  Hossein Shakiba

IPC分类号： H03K3/03 ,  H03L7/00

CPC分类号： H03K3/0315 ,  H03K17/04106

摘要： A tunable ring oscillator, in accordance with the teachings described herein, may include one or more delay circuits having a coarse tuning circuitry and a fine tuning circuitry. The coarse tuning circuitry may be used to set one of a minimum time delay or a maximum time delay as a function of a coarse tuning input. The fine tuning circuitry may be used to adjust between the minimum time delay and the maximum time delay as a function of a fine tuning input.

摘要翻译： 根据本文所述的教导，可调环形振荡器可以包括具有粗调谐电路和微调电路的一个或多个延迟电路。 粗调谐电路可以用于将最小时间延迟或最大时间延迟中的一个设置为粗调输入的函数。 微调电路可以用于根据微调输入在最小时间延迟和最大时间延迟之间进行调整。

公开(公告)号：US20100117752A1

公开(公告)日：2010-05-13

申请号：US12608186

申请日：2009-10-29

申请人： ERIC IOZSEF ,  IRV LUSTIGMAN ,  ABDELKARIM GADIRI

发明人： ERIC IOZSEF ,  IRV LUSTIGMAN ,  ABDELKARIM GADIRI

IPC分类号： H03K7/08

CPC分类号： H03L7/0812 ,  G06F1/025 ,  H03K7/08 ,  H03L7/0814

摘要： A multiple channel Digital Pulse Width Modulator (DPWM) can include a single delay locked loop with a delay line, the delay line producing a number of outputs. Circuitry can use a delay line mask to mask a portion of the delay line outputs to produce a modified outputs so as to prevent premature pulse width reset. Jitter tolerance look ahead circuits can prevent jitter from causing premature reset of pulse width modulated signals. The pulse width modulators can include multiple alternately used multiplexers so that the operation of the pulse width modulators is not affected by the load time of the multiplexers.

摘要翻译： 多通道数字脉宽调制器（DPWM）可以包括具有延迟线的单个延迟锁定环，延迟线产生多个输出。 电路可以使用延迟线掩模来屏蔽延迟线输出的一部分以产生修改的输出，以防止过早的脉冲宽度复位。 抖动容限预测电路可以防止抖动引起脉宽调制信号的过早复位。 脉冲宽度调制器可以包括多个交替使用的多路复用器，使得脉冲宽度调制器的操作不受复用器的加载时间的影响。

公开(公告)号：US20070205835A1

公开(公告)日：2007-09-06

申请号：US11649096

申请日：2007-01-03

申请人： Eric Iozsef ,  Mohammad Shakiba ,  Eliyahu Zamir ,  Hossein Hashemi ,  Fahim Hasham ,  Mathew Johnson

发明人： Eric Iozsef ,  Mohammad Shakiba ,  Eliyahu Zamir ,  Hossein Hashemi ,  Fahim Hasham ,  Mathew Johnson

IPC分类号： H03L7/00

CPC分类号： H03L7/099 ,  H03L7/095 ,  H03L7/113 ,  H03L7/18

摘要： Systems and methods for tuning a phase locked loop (PLL) having a segmented voltage controlled oscillator (VCO) to an input frequency are provided. The PLL is reset and its VCO is coarse tuned until the input frequency is within a first predetermined threshold of the VCO center frequency. The input frequency is then compared to a clock reference signal to determine whether the input frequency has stabilized. After the input frequency has stabilized, the input frequency is continuously monitored by comparing it to the clock reference signal to determine whether the input frequency is varying, and if the input frequency is varying by more than a second predetermined threshold, then the PLL is reset.

摘要翻译： 提供了将具有分段压控振荡器（VCO）的锁相环（PLL）调谐到输入频率的系统和方法。 PLL被复位，并且其VCO被粗调，直到输入频率在VCO中心频率的第一预定阈值内。 然后将输入频率与时钟参考信号进行比较，以确定输入频率是否稳定。 在输入频率稳定后，通过将输入频率与时钟参考信号进行比较来连续监视输入频率，以确定输入频率是否变化，如果输入频率变化超过第二预定阈值，则PLL被复位 。