公开(公告)号：US20050193356A1

公开(公告)日：2005-09-01

申请号：US11115887

申请日：2005-04-26

申请人： Philip Kuekes ,  J. Robinett ,  Gadiel Seroussi ,  R. Williams

发明人： Philip Kuekes ,  J. Robinett ,  Gadiel Seroussi ,  R. Williams

IPC分类号： G06F11/10 ,  G11C8/10 ,  G11C8/20 ,  G11C13/00 ,  G06F9/45 ,  G06F17/50 ,  H03K17/693

CPC分类号： G11C13/0023 ,  B82Y10/00 ,  G06F11/1016 ,  G11C8/10 ,  G11C11/54 ,  G11C13/0002 ,  G11C2213/77 ,  G11C2213/81

摘要： One embodiment of the present invention provides a demultiplexer implemented as a nanowire crossbar or a hybrid nanowire/microscale-signal-line crossbar with resistor-like nanowire junctions. The demultiplexer of one embodiment provides demultiplexing of signals input on k microscale address lines to 2k or fewer nanowires, employing supplemental, internal address lines to map 2k nanowire addresses to a larger, internal, n-bit address space, where n>k. A second demultiplexer embodiment of the present invention provides demultiplexing of signals input on n microscale address lines to 2k nanowires, with n>k, using 2k, well-distributed, n-bit external addresses to access the 2k nanowires. Additional embodiments of the present invention include a method for evaluating different mappings of nanowire addresses to internal address-spaces of different sizes, or to evaluate mappings of nanowires to external address-spaces of different sizes, metrics for evaluating address mapping and demultiplexer designs, and demultiplexer design methods.

摘要翻译： 本发明的一个实施例提供了一种解复用器，其实现为纳米线交叉开关或具有电阻器状纳米线结的混合纳米线/微型信号线交叉开关。 一个实施例的解复用器提供了在k个微米地址线上输入的信号到2k或更少的纳米线的解复用，使用补充的内部地址线将2nm的纳米线地址映射到 较大的内部n位地址空间，其中n> k。 本发明的第二解复用器实施例提供了在n个微米级地址线上输入的信号，其中n≥k，使用2分布良好的二极管， n位外部地址以访问2nm的纳米线。 本发明的另外的实施例包括用于评估纳米线地址与不同大小的内部地址空间的不同映射的方法，或者评估纳米线与不同大小的外部地址空间的映射，用于评估地址映射和解复用器设计的度量，以及 解复用器设计方法。

公开(公告)号：US07958071B2

公开(公告)日：2011-06-07

申请号：US11788447

申请日：2007-04-19

申请人： Gregory S. Snider ,  Warren J. Robinett

发明人： Gregory S. Snider ,  Warren J. Robinett

IPC分类号： G06E1/00

CPC分类号： G06N3/063

摘要： Embodiments of the present invention are employ dynamical, nanoscale devices, including memristive connections between nanowires, for constructing parallel, distributed, dynamical computational networks and systems, including perceptron networks and neural networks. In many embodiments of the present invention, neuron-like computational devices are constructed from silicon-based microscale and/or submicroscale components, and interconnected with one another by dynamical interconnections comprising nanowires and memristive connections between nanowires. In many massively parallel, distributed, dynamical computing systems, including the human brain, there may be a far greater number of interconnections than neuron-like computational nodes. Use of dynamical nanoscale devices for these connections results in enormous design, space, energy, and computational efficiencies.

摘要翻译： 本发明的实施例采用动态纳米级器件，包括纳米线之间的忆阻连接，用于构建并行，分布式，动态计算网络和包括感知器网络和神经网络的系统。 在本发明的许多实施例中，类似神经元的计算设备由硅基微尺度和/或亚微米级元件构成，并且通过包括纳米线和纳米线之间的忆阻连接的动态互连彼此互连。 在许多大规模并行，分布式，动态计算系统（包括人类大脑）中，可能存在比神经元状计算节点更多的互连数。 对这些连接使用动态纳米级器件可以产生巨大的设计，空间，能量和计算效率。

公开(公告)号：US20080258767A1

公开(公告)日：2008-10-23

申请号：US11788447

申请日：2007-04-19

申请人： Gregory S. Snider ,  Warren J. Robinett

发明人： Gregory S. Snider ,  Warren J. Robinett

IPC分类号： G06F7/38

CPC分类号： G06N3/063

摘要： Embodiments of the present invention are employ dynamical, nanoscale devices, including memristive connections between nanowires, for constructing parallel, distributed, dynamical computational networks and systems, including perceptron networks and neural networks. In many embodiments of the present invention, neuron-like computational devices are constructed from silicon-based microscale and/or submicroscale components, and interconnected with one another by dynamical interconnections comprising nanowires and memristive connections between nanowires. In many massively parallel, distributed, dynamical computing systems, including the human brain, there may be a far greater number of interconnections than neuron-like computational nodes. Use of dynamical nanoscale devices for these connections results in enormous design, space, energy, and computational efficiencies.

摘要翻译： 本发明的实施例采用动态纳米级器件，包括纳米线之间的忆阻连接，用于构建并行，分布式，动态计算网络和包括感知器网络和神经网络的系统。 在本发明的许多实施例中，类似神经元的计算设备由硅基微尺度和/或亚微米级元件构成，并且通过包括纳米线和纳米线之间的忆阻连接的动态互连彼此互连。 在许多大规模并行，分布式，动态计算系统（包括人类大脑）中，可能存在比神经元状计算节点更多的互连数。 对这些连接使用动态纳米级器件可以产生巨大的设计，空间，能量和计算效率。

公开(公告)号：US4328544A

公开(公告)日：1982-05-04

申请号：US109738

申请日：1980-01-04

申请人： Harry L. Baldwin ,  Beryl D. Bergschneider ,  Martin E. Chamoff ,  Irving L. Miller ,  Don W. Piller ,  Max J. Robinett ,  Donald L. Thorson

发明人： Harry L. Baldwin ,  Beryl D. Bergschneider ,  Martin E. Chamoff ,  Irving L. Miller ,  Don W. Piller ,  Max J. Robinett ,  Donald L. Thorson

IPC分类号： G06Q20/20 ,  G06Q30/04 ,  G07G1/12 ,  G06F15/02 ,  G06F15/20

CPC分类号： G06Q30/04 ,  G06Q20/209 ,  G07G1/12

摘要： A standalone point-of-sale terminal in a unitary physical package has input/output devices for communicating transaction data between the terminal and an operator, and also has a cash drawer. These devices and a direct-access storage are controlled by a programmable processor which executes low-level routines from read-only addressable memory and serially replaceable high-level applications programs from read/write addressable memory. Both applications programs and transaction data are stored on a single non-volatile, removable storage medium.

摘要翻译： 单一物理包中的独立销售点终端具有用于在终端和操作者之间传送交易数据的输入/输出设备，还具有现金抽屉。 这些设备和直接访问存储器由可编程处理器控制，该可编程处理器从只读可寻址存储器执行低级例程，并从读/写可寻址存储器执行可序列替换的高级应用程序。 应用程序和事务数据都存储在单个非易失性可移动存储介质上。