公开(公告)号：US08526248B2

公开(公告)日：2013-09-03

申请号：US13162745

申请日：2011-06-17

申请人： Jeong Tae Hwang ,  Kang Youl Lee

发明人： Jeong Tae Hwang ,  Kang Youl Lee

IPC分类号： G11C7/00

CPC分类号： G11C7/1045 ,  G11C29/006 ,  G11C29/06 ,  G11C29/46

摘要： A semiconductor memory apparatus may include a bonding pad; a control signal pad; and an operation mode signal generation unit configured to generate a plurality of operation mode signals in response to a bonding signal inputted through the bonding pad and a control signal inputted through the control signal pad.

摘要翻译： 半导体存储装置可以包括接合焊盘; 一个控制信号垫; 以及操作模式信号生成单元，被配置为响应于通过所述接合焊盘输入的接合信号和通过所述控制信号焊盘输入的控制信号而生成多个操作模式信号。

公开(公告)号：US08320212B2

公开(公告)日：2012-11-27

申请号：US13155901

申请日：2011-06-08

申请人： Yong-Mi Kim ,  Jeong-Tae Hwang ,  Jeong-Hun Lee

发明人： Yong-Mi Kim ,  Jeong-Tae Hwang ,  Jeong-Hun Lee

IPC分类号： G11C5/14

CPC分类号： G11C5/147 ,  G11C7/02 ,  G11C7/22 ,  G11C7/222

摘要： A voltage stabilization circuit of a semiconductor memory apparatus includes an operation speed detecting unit configured to detect an operation speed of the semiconductor memory apparatus to generate a detection signal, and a voltage line controlling unit configured to interconnect a first voltage line and a second voltage line in response to the detection signal.

摘要翻译： 半导体存储装置的电压稳定电路包括操作速度检测单元，其被配置为检测半导体存储装置的操作速度以产生检测信号;以及电压线控制单元，被配置为将第一电压线和第二电压线 响应于检测信号。

公开(公告)号：US20110158020A1

公开(公告)日：2011-06-30

申请号：US12650536

申请日：2009-12-30

申请人： Jeong Tae HWANG

发明人： Jeong Tae HWANG

IPC分类号： G11C7/00 ,  G11C8/18

CPC分类号： G11C7/12 ,  G11C7/22 ,  G11C8/18

摘要： A circuit for controlling precharge in a semiconductor memory apparatus includes a read clock driver configured to drive an internal clock signal and generate a read burst clock signal; a read precharge control unit configured to generate a read auto precharge signal in response to the read burst clock signal, a burst end signal, and a read write mode signal; a write clock driver configured to drive the internal clock signal and generate a write burst clock signal in response to the read write mode signal and a data input off signal; a write precharge control unit configured to generate a write auto precharge signal in response to the write burst clock signal, the burst end signal, a write latency signal, and a write address combination signal; and a precharge signal generation unit configured to combine the read and write auto precharge signals and generate an auto precharge signal.

摘要翻译： 一种用于在半导体存储装置中控制预充电的电路包括：读时钟驱动器，被配置为驱动内部时钟信号并产生读突发时钟信号; 读取预充电控制单元，被配置为响应于所读取的突发时钟信号，突发结束信号和读取写入模式信号而产生读取的自动预充电信号; 写时钟驱动器，被配置为驱动内部时钟信号并响应于读写模式信号和数据输入关信号产生写突发时钟信号; 写预充电控制单元，被配置为响应于写突发时钟信号，突发结束信号，写等待时间信号和写地址组合信号产生写自动预充电信号; 以及预充电信号生成单元，被配置为组合所述读取和写入自动预充电信号并产生自动预充电信号。

公开(公告)号：US20110004794A1

公开(公告)日：2011-01-06

申请号：US12616529

申请日：2009-11-11

申请人： Jeong-Hun Lee ,  Jeong-Tae Hwang

发明人： Jeong-Hun Lee ,  Jeong-Tae Hwang

IPC分类号： G11C29/10 ,  G06F11/263

CPC分类号： G11C29/46

摘要： A semiconductor memory device is capable of performing a test operation in its various operation modes. Particularly, the semiconductor memory device can enter a test mode in other modes, as well as, an all bank pre-charge mode. The semiconductor memory device includes a test mode control block configured to generate a test signal enabled for a predetermined interval in an active mode, and a mode register set control block configured to enable a mode register set signal for a test operation in the predetermined interval in response to the test signal.

摘要翻译： 半导体存储器件能够在其各种操作模式下执行测试操作。 特别地，半导体存储器件可以进入其他模式的测试模式以及全部银行预充电模式。 半导体存储器件包括：测试模式控制块，被配置为在激活模式下产生预定间隔使能的测试信号;以及模式寄存器组控制模块，被配置为使得模式寄存器设置信号能够在预定间隔内进行测试操作 响应测试信号。

公开(公告)号：US20100290304A1

公开(公告)日：2010-11-18

申请号：US12494815

申请日：2009-06-30

申请人： Jeong-Hun Lee ,  Yong-Mi Kim ,  Jeong-Tae Hwang

发明人： Jeong-Hun Lee ,  Yong-Mi Kim ,  Jeong-Tae Hwang

IPC分类号： G11C5/14

CPC分类号： G11C5/147 ,  G11C7/02 ,  G11C7/22 ,  G11C7/222

摘要： A voltage stabilization circuit of a semiconductor memory apparatus includes an operation speed detecting unit configured to detect an operation speed of the semiconductor memory apparatus to generate a detection signal, and a voltage line controlling unit configured to interconnect a first voltage line and a second voltage line in response to the detection signal.

摘要翻译： 半导体存储装置的电压稳定电路包括操作速度检测单元，其被配置为检测半导体存储装置的操作速度以产生检测信号;以及电压线控制单元，被配置为将第一电压线和第二电压线 响应于检测信号。

公开(公告)号：US08988961B2

公开(公告)日：2015-03-24

申请号：US13525885

申请日：2012-06-18

申请人： Jeong-Tae Hwang

发明人： Jeong-Tae Hwang

IPC分类号： G11C7/00 ,  G11C11/406

CPC分类号： G11C11/40615 ,  G11C11/40611 ,  G11C2211/4067

摘要： An self-refresh control circuit for controlling a self-refresh operation of a memory device includes a self-refresh control logic block configured to control the memory device to perform the self-refresh operation and an initial refresh control block configured to activate the self-refresh control logic block in an initialization period of the memory device.

摘要翻译： 一种用于控制存储装置的自刷新操作的自刷新控制电路，包括配置成控制存储装置执行自刷新操作的自刷新控制逻辑块，以及配置为启动自刷新操作的初始刷新控制块， 在存储器件的初始化期间刷新控制逻辑块。

公开(公告)号：US20120204070A1

公开(公告)日：2012-08-09

申请号：US13366467

申请日：2012-02-06

申请人： Jeong Hun LEE ,  Yong Mi KIM ,  Jeong Tae HWANG

发明人： Jeong Hun LEE ,  Yong Mi KIM ,  Jeong Tae HWANG

IPC分类号： G11C29/08 ,  G06F11/26

CPC分类号： G11C29/46

摘要： A method of testing a semiconductor memory apparatus is provided. The data alignment units other than the one data align unit being tested are deactivated. Serial data is input to the activated data alignment unit to generate parallel data. The parallel data is decoded. A test mode signal corresponding to the decoded result is enabled to perform the test. Different serial data is input where the test mode signal is enabled to generate and decode parallel data. Both tests are then performed simultaneously based on a test mode signal corresponding to a result of the decoded parallel data.

摘要翻译： 提供一种测试半导体存储装置的方法。 除了被测试的一个数据对准单元之外的数据对准单元被去激活。 串行数据被输入到激活的数据对准单元以产生并行数据。 并行数据被解码。 与解码结果相对应的测试模式信号能够进行测试。 输入不同的串行数据，其中测试模式信号被使能以产生和解码并行数据。 然后基于与解码的并行数据的结果对应的测试模式信号同时执行两个测试。

公开(公告)号：US07668026B2

公开(公告)日：2010-02-23

申请号：US11962046

申请日：2007-12-20

申请人： Ki Myung Kyung ,  Jeong Tae Hwang

发明人： Ki Myung Kyung ,  Jeong Tae Hwang

IPC分类号： G11C7/00 ,  G11C8/00

CPC分类号： G11C11/4076 ,  G11C11/4097 ,  G11C2207/002

摘要： A data I/O line control circuit includes a control unit for outputting a control signal after a predetermined time from an activation of a column select signal, and a switching unit for selectively separating a pair of first sub-middle I/O lines, which is coupled to a pair of local I/O lines located at one side of the switching unit, from a pair of second sub-middle I/O lines, which is coupled to both the pair of the local I/O lines and a data bus sense amplifier located at the other side of the switching unit.

摘要翻译： 数据I / O线路控制电路包括：控制单元，用于在从列选择信号的激活开始的预定时间之后输出控制信号;以及切换单元，用于选择性地分离一对第一副中间I / O线， 耦合到耦合到两对本地I / O线的一对第二中间I / O线的一对本地I / O线，位于开关单元的一侧，并且数据 位于开关单元另一侧的总线读出放大器。

公开(公告)号：US20090302921A1

公开(公告)日：2009-12-10

申请号：US12345458

申请日：2008-12-29

申请人： Jeong Tae HWANG

发明人： Jeong Tae HWANG

IPC分类号： G06F1/04

CPC分类号： G06F1/3203 ,  G06F1/04 ,  G06F1/3237 ,  Y02D10/128 ,  Y02D50/20

摘要： An apparatus for generating a clock signal of a semiconductor Integrated circuit includes a first clock driver block configured to generate a plurality of first clock signals, a second clock driver block configured to generate a plurality of second clock signals, and a controller configured to stop an operation of at least one of the first clock driver block and the second clock driver block when the semiconductor Integrated circuit is in a predetermined operational state.

摘要翻译： 一种用于产生半导体集成电路的时钟信号的装置包括被配置为产生多个第一时钟信号的第一时钟驱动器模块，被配置为产生多个第二时钟信号的第二时钟驱动器模块，以及被配置为停止 当半导体集成电路处于预定操作状态时，操作第一时钟驱动器块和第二时钟驱动器块中的至少一个。

公开(公告)号：US08680841B2

公开(公告)日：2014-03-25

申请号：US12983090

申请日：2010-12-31

申请人： Jeong Hun Lee ,  Yong Mi Kim ,  Jeong Tae Hwang

发明人： Jeong Hun Lee ,  Yong Mi Kim ,  Jeong Tae Hwang

IPC分类号： G05F1/607 ,  G05F1/614

CPC分类号： G11C5/147 ,  G11C29/021

摘要： A semiconductor apparatus includes a comparison voltage generation unit configured to generate a plurality of different comparison voltages, a reference voltage generation unit configured to receive a generation code from an external system, select one of the plurality of the different comparison voltages according to the generation code, and generate a reference voltage, and a reference voltage determination unit configured to receive the generation code and an expected reference voltage from the external system, check whether a level of the expected reference voltage is in a target range, and output a check result to the external system.

摘要翻译： 一种半导体装置，包括：被配置为生成多个不同的比较电压的比较电压生成单元，被配置为从外部系统接收生成代码的基准电压生成单元，根据生成代码选择所述多个不同的比较电压中的一个 并产生参考电压，参考电压确定单元被配置为从外部系统接收生成代码和预期参考电压，检查预期参考电压的电平是否在目标范围内，并将检查结果输出到 外部系统。