公开(公告)号：US08479060B2

公开(公告)日：2013-07-02

申请号：US13007691

申请日：2011-01-17

申请人： Shuo-Fen Kuo ,  Jih-Nung Lee ,  Sung-Kuang Wu

发明人： Shuo-Fen Kuo ,  Jih-Nung Lee ,  Sung-Kuang Wu

IPC分类号： G11C29/00

CPC分类号： G11C29/40

摘要： The present invention relates to a memory with a self-test function and a method for testing the same. The memory comprises a testing unit, a memory unit, and a comparison module. The method for testing the memory comprises steps of the testing unit producing a pattern signal; a first storage block of the memory unit storing storage data, and outputting the storage data according to the pattern signal; a second storage block of the memory storing a compare signature corresponding to the storage data; and the compare module producing a test signature according to the storage data output by the memory unit, and comparing the test signature to the compare signature and outputting a testing result for judging validity of the memory unit. Thereby, the memory unit according to the present invention is partitioned into two storage blocks for storing the storage data and the compare signature, respectively, and thus achieving the purposes of saving the testing time, costs, and hardware resources.

摘要翻译： 本发明涉及具有自检功能的存储器及其测试方法。 存储器包括测试单元，存储单元和比较模块。 用于测试存储器的方法包括产生图形信号的测试单元的步骤; 存储单元的第一存储块存储存储数据，并根据模式信号输出存储数据; 所述存储器的第二存储块存储与所述存储数据相对应的比较签名; 所述比较模块根据由所述存储单元输出的存储数据产生测试签名，并将所述测试签名与所述比较签名进行比较，并输出用于判断所述存储器单元的有效性的测试结果。 因此，根据本发明的存储器单元被分成用于存储存储数据和比较签名的两个存储块，从而实现了节省测试时间，成本和硬件资源的目的。

公开(公告)号：US20110179323A1

公开(公告)日：2011-07-21

申请号：US13007691

申请日：2011-01-17

申请人： Shuo-Fen Kuo ,  Jih-Nung Lee ,  Sung-Kuang Wu

发明人： Shuo-Fen Kuo ,  Jih-Nung Lee ,  Sung-Kuang Wu

IPC分类号： G06F11/27

CPC分类号： G11C29/40

摘要： The present invention relates to a memory with a self-test function and a method for testing the same. The memory comprises a testing unit, a memory unit, and a comparison module. The method for testing the memory comprises steps of the testing unit producing a pattern signal; a first storage block of the memory unit storing storage data, and outputting the storage data according to the pattern signal; a second storage block of the memory storing a compare signature corresponding to the storage data; and the compare module producing a test signature according to the storage data output by the memory unit, and comparing the test signature to the compare signature and outputting a testing result for judging validity of the memory unit. Thereby, the memory unit according to the present invention is partitioned into two storage blocks for storing the storage data and the compare signature, respectively, and thus achieving the purposes of saving the testing time, costs, and hardware resources.

摘要翻译： 本发明涉及具有自检功能的存储器及其测试方法。 存储器包括测试单元，存储单元和比较模块。 用于测试存储器的方法包括产生图形信号的测试单元的步骤; 存储单元的第一存储块存储存储数据，并根据模式信号输出存储数据; 所述存储器的第二存储块存储与所述存储数据相对应的比较签名; 所述比较模块根据由所述存储单元输出的存储数据产生测试签名，并将所述测试签名与所述比较签名进行比较，并输出用于判断所述存储器单元的有效性的测试结果。 因此，根据本发明的存储器单元被分成用于存储存储数据和比较签名的两个存储块，从而实现了节省测试时间，成本和硬件资源的目的。

公开(公告)号：US08572444B2

公开(公告)日：2013-10-29

申请号：US12722538

申请日：2010-03-12

申请人： Jih-Nung Lee ,  Shuo-Fen Kuo ,  Chi-Feng Wu

发明人： Jih-Nung Lee ,  Shuo-Fen Kuo ,  Chi-Feng Wu

IPC分类号： G11C29/00

CPC分类号： G11C29/42 ,  G06F11/1048 ,  G11C29/44 ,  G11C2029/1208

摘要： A memory apparatus and a related testing method are provided in the present invention. The memory apparatus includes a memory and a testing module. The testing module includes an error recording unit for recording corresponding addresses of bit errors occurred in the memory. The testing module determines whether the memory has multi-bit error according to the addresses recorded in the error recording unit. The memory is an ECC memory.

摘要翻译： 在本发明中提供了一种存储装置和相关的测试方法。 存储装置包括存储器和测试模块。 测试模块包括用于记录在存储器中发生的位错误的相应地址的错误记录单元。 测试模块根据记录在错误记录单元中的地址来确定存储器是否具有多位错误。 内存是ECC内存。

公开(公告)号：US20120326701A1

公开(公告)日：2012-12-27

申请号：US13452383

申请日：2012-04-20

申请人： YING-YEN CHEN ,  Jih-Nung Lee

发明人： YING-YEN CHEN ,  Jih-Nung Lee

IPC分类号： G01R23/02 ,  H01L27/06

CPC分类号： H03K3/0315

摘要： The present invention discloses a configurable process variation monitoring circuit of a die and monitoring method thereof. The monitoring method includes a ring oscillator, a frequency divider and a frequency detector. The ring oscillator includes a plurality of first standard cells, a plurality of second standard cells and a plurality of multiplexers. The ring oscillator generates an oscillation signal in a first mode or a second mode according to a selection signal. The frequency divider is coupled to the ring oscillator and divides the oscillation signal by a value to generate a divided signal. The frequency divider is coupled to the frequency divider and counts periods of the divided signal by a base clock to generate an output value where the output value is related to the process variation.

摘要翻译： 本发明公开了一种芯片的可配置工艺变化监控电路及其监控方法。 监测方法包括环形振荡器，分频器和频率检测器。 环形振荡器包括多个第一标准单元，多个第二标准单元和多个多路复用器。 环形振荡器根据选择信号在第一模式或第二模式中产生振荡信号。 分频器耦合到环形振荡器，并将振荡信号除以一个值以产生分频信号。 分频器耦合到分频器，并且通过基本时钟对分频信号的周期进行计数，以产生输出值，其中输出值与过程变化相关。

公开(公告)号：US20130282318A1

公开(公告)日：2013-10-24

申请号：US13609287

申请日：2012-09-11

申请人： Ying-Yen Chen ,  Jih-Nung Lee

发明人： Ying-Yen Chen ,  Jih-Nung Lee

IPC分类号： G06F19/00

CPC分类号： G06F1/10 ,  G01R31/318594

摘要： A method for estimating a clock skew between a first clock and a second clock. The method includes the steps of detecting the clock skew to generate a detection resultant signal representing the clock skew; and determining time unit of a signal processing process, and estimating the clock skew according to the time unit of the signal processing process and the detection resultant signal.

摘要翻译： 一种用于估计第一时钟和第二时钟之间的时钟偏差的方法。 该方法包括检测时钟偏移以产生表示时钟偏差的检测结果信号的步骤; 以及确定信号处理过程的时间单位，以及根据信号处理处理和检测结果信号的时间单位来估计时钟偏差。

公开(公告)号：US09274543B2

公开(公告)日：2016-03-01

申请号：US13609287

申请日：2012-09-11

申请人： Ying-Yen Chen ,  Jih-Nung Lee

发明人： Ying-Yen Chen ,  Jih-Nung Lee

IPC分类号： G06F1/10 ,  G01R31/3185

CPC分类号： G06F1/10 ,  G01R31/318594

摘要： A method for estimating a clock skew between a first clock and a second clock. The method includes the steps of detecting the clock skew to generate a detection resultant signal representing the clock skew; and determining time unit of a signal processing process, and estimating the clock skew according to the time unit of the signal processing process and the detection resultant signal.

摘要翻译： 一种用于估计第一时钟和第二时钟之间的时钟偏差的方法。 该方法包括检测时钟偏移以产生表示时钟偏差的检测结果信号的步骤; 以及确定信号处理过程的时间单位，以及根据信号处理处理和检测结果信号的时间单位来估计时钟偏差。

公开(公告)号：US08901917B2

公开(公告)日：2014-12-02

申请号：US13452619

申请日：2012-04-20

申请人： Ying-Yen Chen ,  Jih-Nung Lee ,  Chun-Yu Yang

发明人： Ying-Yen Chen ,  Jih-Nung Lee ,  Chun-Yu Yang

IPC分类号： G01R23/14 ,  G01R31/28

CPC分类号： G01R31/2884

摘要： An element measurement circuit is provided, comprising a oscillator for generating a first oscillation clock and second oscillation clock, a frequency divider for dividing the first oscillation clock to generate a third oscillation clock and for dividing the second oscillation clock to generate a fourth oscillation clock, a frequency detector for detecting the third oscillation clock to generate a first count value and for detecting the fourth oscillation clock to generate a second count value, and a controller for generating a first oscillation period according to the first count value, for generating a second oscillation period according to the second count value, and for generating a measurement value according to the first oscillation period and the second oscillation period.

摘要翻译： 提供了一种元件测量电路，包括用于产生第一振荡时钟和第二振荡时钟的振荡器，用于分割第一振荡时钟以产生第三振荡时钟并用于分频第二振荡时钟以产生第四振荡时钟的分频器， 频率检测器，用于检测第三振荡时钟以产生第一计数值并用于检测第四振荡时钟以产生第二计数值;以及控制器，用于根据第一计数值产生第一振荡周期，用于产生第二振荡 根据第二计数值，并根据第一振荡周期和第二振荡周期产生测量值。

公开(公告)号：US20120304032A1

公开(公告)日：2012-11-29

申请号：US13476026

申请日：2012-05-21

申请人： Shuo-Fen Kuo ,  Jih-Nung Lee ,  Sung-Kuang Wu

发明人： Shuo-Fen Kuo ,  Jih-Nung Lee ,  Sung-Kuang Wu

IPC分类号： G01R31/3177 ,  G06F11/25

CPC分类号： G11C29/1201 ,  G11C11/41 ,  G11C29/12 ,  G11C2029/0405 ,  H03M13/1545

摘要： A test system, comprising: a BIST circuit for generating a first signal; a storage apparatus, for storing the first signal to generate a second signal; a first logic circuit, for generating a third signal; a second logic circuit; a register; and a passby circuit. In a first mode, the BIST circuit transmits the first signal to the storage device, the storage device outputs the second signal to the register for registering, and then the register outputs the registered second signal to the BIST circuit to test the storage apparatus. In a second mode, the first logic circuit transmits a third signal to the register for registering, and then the register outputs the registered third signal to the second logic circuit.

摘要翻译： 一种测试系统，包括：用于产生第一信号的BIST电路; 存储装置，用于存储第一信号以产生第二信号; 第一逻辑电路，用于产生第三信号; 第二逻辑电路; 登记册 和一个passby电路。 在第一模式中，BIST电路将第一信号发送到存储装置，存储装置将第二信号输出到寄存器进行登记，然后寄存器将登记的第二信号输出到BIST电路以测试存储装置。 在第二模式中，第一逻辑电路将第三信号发送到寄存器进行登记，然后寄存器将登记的第三信号输出到第二逻辑电路。

公开(公告)号：US20090106611A1

公开(公告)日：2009-04-23

申请号：US12287831

申请日：2008-10-14

申请人： Hsiang-Huang Wu ,  Ming-Je Li ,  Jih-Nung Lee

发明人： Hsiang-Huang Wu ,  Ming-Je Li ,  Jih-Nung Lee

IPC分类号： G01R31/3177 ,  G06F11/25

CPC分类号： G01R31/318572 ,  G01R31/3172 ,  G06F11/2236

摘要： The present invention provides a microelectronic device with a circuit core and a boundary scan test interface sharing a number of pre-selected pins. In the mode of a boundary scan test, the boundary scan test interface manipulates the input and output of the test signal through the shared pins. Pins necessary for the microelectronic device are therefore reduced.

摘要翻译： 本发明提供一种具有电路核心和共享多个预先选择的引脚的边界扫描测试接口的微电子器件。 在边界扫描测试模式下，边界扫描测试界面通过共享引脚操作测试信号的输入和输出。 因此，微电子器件所需的引脚减少。

公开(公告)号：US08984354B2

公开(公告)日：2015-03-17

申请号：US13476026

申请日：2012-05-21

申请人： Shuo-Fen Kuo ,  Jih-Nung Lee ,  Sung-Kuang Wu

发明人： Shuo-Fen Kuo ,  Jih-Nung Lee ,  Sung-Kuang Wu

IPC分类号： G01R31/28 ,  G11C29/12 ,  H03M13/15 ,  G11C11/41 ,  G11C29/04

CPC分类号： G11C29/1201 ,  G11C11/41 ,  G11C29/12 ,  G11C2029/0405 ,  H03M13/1545

摘要： A test system, comprising: a BIST circuit for generating a first signal; a storage apparatus, for storing the first signal to generate a second signal; a first logic circuit, for generating a third signal; a second logic circuit; a register; and a passby circuit. In a first mode, the BIST circuit transmits the first signal to the storage device, the storage device outputs the second signal to the register for registering, and then the register outputs the registered second signal to the BIST circuit to test the storage apparatus. In a second mode, the first logic circuit transmits a third signal to the register for registering, and then the register outputs the registered third signal to the second logic circuit.

摘要翻译： 一种测试系统，包括：用于产生第一信号的BIST电路; 存储装置，用于存储第一信号以产生第二信号; 第一逻辑电路，用于产生第三信号; 第二逻辑电路; 登记册 和一个passby电路。 在第一模式中，BIST电路将第一信号发送到存储装置，存储装置将第二信号输出到寄存器进行登记，然后寄存器将登记的第二信号输出到BIST电路以测试存储装置。 在第二模式中，第一逻辑电路将第三信号发送到寄存器进行登记，然后寄存器将登记的第三信号输出到第二逻辑电路。