公开(公告)号：US20120001925A1

公开(公告)日：2012-01-05

申请号：US13173995

申请日：2011-06-30

申请人： Joseph ANDONIEH ,  Arshad RAHMAN

发明人： Joseph ANDONIEH ,  Arshad RAHMAN

IPC分类号： G06F15/16

CPC分类号： G06F9/5083 ,  G06F15/16 ,  G06F2209/508 ,  G06T1/20 ,  G06T1/60 ,  G06T15/005

摘要： A method for rendering a scene across N number of processors is provided. The method includes evaluating performance statistics for each of the processors and establishing load rendering boundaries for each of the processors, the boundaries defining a respective portion of the scene. The method also includes dynamically adjusting the boundaries based upon the establishing and the evaluating.

摘要翻译： 提供了一种用于在N个处理器上渲染场景的方法。 该方法包括评估每个处理器的性能统计信息，并为每个处理器建立负载渲染边界，边界限定场景的相应部分。 该方法还包括基于建立和评估来动态调整边界。

公开(公告)号：US08675002B1

公开(公告)日：2014-03-18

申请号：US12797033

申请日：2010-06-09

申请人： Joseph Andonieh ,  Arshad Rahman

发明人： Joseph Andonieh ,  Arshad Rahman

IPC分类号： G06T1/00 ,  G06T15/00 ,  G06F15/80 ,  G06F15/00 ,  G06F9/30 ,  G06F9/40 ,  G06K9/54 ,  G06K9/60

CPC分类号： G06F15/167 ,  G06F9/30072 ,  G06F15/00 ,  G06K9/54 ,  G06K9/60 ,  G06T1/60 ,  G06T15/005

摘要： A method for providing two or more processors access to a single command buffer is provided. The method includes receiving instructions in the command buffer from a central processor, at least one of the instructions being designated for a particular one of the two or more processors. The method also includes sending the at least one instruction to only the particular processor.

摘要翻译： 提供了一种用于提供两个或多个处理器访问单个命令缓冲器的方法。 该方法包括从中央处理器在命令缓冲器中接收指令，为两个或多个处理器中的特定一个处理器指定至少一个指令。 该方法还包括仅向特定处理器发送至少一条指令。

公开(公告)号：US09148819B2

公开(公告)日：2015-09-29

申请号：US13669512

申请日：2012-11-06

申请人： Bradley R. Lynch ,  Joseph Andonieh

发明人： Bradley R. Lynch ,  Joseph Andonieh

IPC分类号： H04W28/06 ,  H04L12/879 ,  G06F3/06 ,  G06F12/08 ,  H04L1/18 ,  H04L1/16

CPC分类号： H04W28/065 ,  G06F3/0656 ,  G06F12/0804 ,  H04L1/1642 ,  H04L1/1867 ,  H04L49/901

摘要： A sub-frame is generated for each MSDU to be aggregated in an A-MSDU and the sub-frame is stored in place in memory. For each sub-frame, an MSDU descriptor identifying the memory location of the sub-frame is stored in a queue. When a transmit opportunity for an MPDU arises, a DMA engine sequentially transfers the components of sub-frames stored in memory to a PHY layer using a list or other sequence of DMA descriptors obtained from at least a subset of the MSDU descriptors. Thus, these MSDU descriptors allow the aggregation of A-MSDUs to be initiated while the MSDUs are in place in the same memory in which they were initially stored.

摘要翻译： 为每个要在A-MSDU中聚合的MSDU生成子帧，并将子帧存储在存储器中的适当位置。 对于每个子帧，标识子帧的存储器位置的MSDU描述符被存储在队列中。 当发生MPDU的发送机会时，DMA引擎使用从至少MSDU描述符的子集获得的列表或其他序列的DMA描述符，顺序地将存储在存储器中的子帧的组件传送到PHY层。 因此，这些MSDU描述符允许在MSDU在最初存储它们的同一存储器中就位时启动A-MSDU的聚合。

公开(公告)号：US20140126559A1

公开(公告)日：2014-05-08

申请号：US13669512

申请日：2012-11-06

申请人： Bradley R. Lynch ,  Joseph Andonieh

发明人： Bradley R. Lynch ,  Joseph Andonieh

IPC分类号： H04W84/12

CPC分类号： H04W28/065 ,  G06F3/0656 ,  G06F12/0804 ,  H04L1/1642 ,  H04L1/1867 ,  H04L49/901

摘要： A sub-frame is generated for each MSDU to be aggregated in an A-MSDU and the sub-frame is stored in place in memory. For each sub-frame, an MSDU descriptor identifying the memory location of the sub-frame is stored in a queue. When a transmit opportunity for an MPDU arises, a DMA engine sequentially transfers the components of sub-frames stored in memory to a PHY layer using a list or other sequence of DMA descriptors obtained from at least a subset of the MSDU descriptors. Thus, these MSDU descriptors allow the aggregation of A-MSDUs to be initiated while the MSDUs are in place in the same memory in which they were initially stored.

摘要翻译： 为每个要在A-MSDU中聚合的MSDU生成子帧，并将子帧存储在存储器中的适当位置。 对于每个子帧，标识子帧的存储器位置的MSDU描述符被存储在队列中。 当发生MPDU的发送机会时，DMA引擎使用从至少MSDU描述符的子集获得的列表或其他序列的DMA描述符，顺序地将存储在存储器中的子帧的组件传送到PHY层。 因此，这些MSDU描述符允许在MSDU在最初存储它们的同一存储器中就位时启动A-MSDU的聚合。

公开(公告)号：US20120001905A1

公开(公告)日：2012-01-05

申请号：US13173958

申请日：2011-06-30

申请人： Joseph ANDONIEH ,  Arshad Rahman

发明人： Joseph ANDONIEH ,  Arshad Rahman

IPC分类号： G06F15/16

CPC分类号： G06T1/20

摘要： A computer based rendering system is provided. The computer based rendering system includes an abstraction mechanism to provide configuring instructions to two or more processors, the configuring instructions being operative to facilitate scene rendering. The configuring provides processor setup instructions to at least one driver. Each of the two or more processors renders a respective portion of the scene independent of the other of the processors.

摘要翻译： 提供基于计算机的渲染系统。 基于计算机的呈现系统包括一个抽象机制，用于向两个或多个处理器提供配置指令，该配置指令可操作以便于场景呈现。 该配置向至少一个驱动程序提供处理器设置指令。 两个或更多个处理器中的每一个呈现与独立于处理器中的另一个的场景的相应部分。