公开(公告)号：US20150234726A1

公开(公告)日：2015-08-20

申请号：US14578191

申请日：2014-12-19

申请人： Brian P. Moran ,  Konika Ganguly ,  Rebecca Z. Loop ,  Xiang Li ,  Christopher E. Cox

发明人： Brian P. Moran ,  Konika Ganguly ,  Rebecca Z. Loop ,  Xiang Li ,  Christopher E. Cox

IPC分类号： G06F11/30 ,  G06F13/40

CPC分类号： G06F13/4081 ,  G06F13/1694 ,  Y02D10/14 ,  Y02D10/151

摘要： Techniques and mechanisms to exchange communications via a printed circuit board (PCB) between a processor device and a memory device. In an embodiment, the processor device is configured based on a memory type of the memory device to an interface mode of multiple interface modes each corresponding to a different respective one of multiple memory standards. A voltage regulator (VR) is programmed, based on the memory type, to a VR mode to provide one or more voltages to the memory device via a hardware interface on the PCB. In another embodiment, x signal lines of an interconnect disposed in or on the PCB are each coupled between the processor device and the memory device to one another. The value x is an integer equal to a total number of signals of a superset of sets of signals each specified by a different respective one of the multiple memory standards.

摘要翻译： 通过处理器设备和存储设备之间的印刷电路板（PCB）交换通信的技术和机制。 在一个实施例中，处理器设备基于存储器设备的存储器类型被配置为多个接口模式的接口模式，每个接口模式对应于多个存储器标准中的不同相应的一个存储器标准。 基于存储器类型将电压调节器（VR）编程为VR模式，以经由PCB上的硬件接口向存储器件提供一个或多个电压。 在另一个实施例中，布置在PCB中或PCB上的互连的x个信号线各自彼此耦合在处理器设备和存储器件之间。 值x是等于由多个存储器标准中的不同的相应一个指定的信号组的超集的信号的总数的整数。

公开(公告)号：US09454329B2

公开(公告)日：2016-09-27

申请号：US13997399

申请日：2012-04-30

申请人： Christopher E. Cox ,  Rebecca Z. Loop ,  Christopher P. Mozak

发明人： Christopher E. Cox ,  Rebecca Z. Loop ,  Christopher P. Mozak

IPC分类号： G06F12/00 ,  G06F3/06 ,  G06F13/16 ,  G06F13/38

CPC分类号： G06F3/0659 ,  G06F3/0604 ,  G06F3/0683 ,  G06F13/161 ,  G06F13/1684 ,  G06F13/1694 ,  G06F13/382 ,  Y02D10/14 ,  Y02D10/151

摘要： In one embodiment, a system on a chip (SoC) includes a plurality of processor cores and a memory controller to control communication between the SoC and a memory coupled to the memory controller. The memory controller may be configured to send mirrored command and address signals to a first type of memory device and to send non-mirrored control and address signals to a second type of memory device. Other embodiments are described and claimed.

摘要翻译： 在一个实施例中，芯片上的系统（SoC）包括多个处理器核心和存储器控制器，用于控制SoC与耦合到存储器控制器的存储器之间的通信。 存储器控制器可以被配置为向第一类型的存储器件发送镜像命令和地址信号，并将非镜像控制和地址信号发送到第二类型的存储器件。 描述和要求保护其他实施例。

公开(公告)号：US08762607B2

公开(公告)日：2014-06-24

申请号：US13539179

申请日：2012-06-29

申请人： Christopher E. Cox ,  Christopher P. Mozak ,  Rebecca Z. Loop

发明人： Christopher E. Cox ,  Christopher P. Mozak ,  Rebecca Z. Loop

IPC分类号： G06F13/38

CPC分类号： G06F12/063 ,  G06F12/0607

摘要： A mechanism is described for facilitating dynamic multi-mode memory packages in memory systems according to one embodiment of the invention. A method of embodiments of the invention includes maintaining a plurality of memory modes on a single memory package at a motherboard of a computing system. The plurality of memory modes is associated with a plurality of physical organizations of memory devices. The method may further include receiving a request to switch from a first memory mode to a second memory mode of the plurality of memory mode, and dynamically switching from the first memory mode to the second memory mode, in response to the request.

摘要翻译： 描述了根据本发明的一个实施例的用于促进存储器系统中的动态多模式存储器包的机制。 本发明的实施例的方法包括在计算系统的主板上的单个存储器包上维护多个存储器模式。 多个存储器模式与存储器设备的多个物理组织相关联。 该方法还可以包括接收从多个存储器模式的第一存储器模式切换到第二存储器模式的请求，以及响应于该请求动态地从第一存储器模式切换到第二存储器模式。

公开(公告)号：US20150185797A1

公开(公告)日：2015-07-02

申请号：US14142808

申请日：2013-12-28

申请人： Lawrence A. Cooper ,  Justin J. Song ,  Xiuting C. Man ,  Nagi Aboulenein ,  Christopher E. Cox ,  Rebecca Z. Loop

发明人： Lawrence A. Cooper ,  Justin J. Song ,  Xiuting C. Man ,  Nagi Aboulenein ,  Christopher E. Cox ,  Rebecca Z. Loop

IPC分类号： G06F1/26

CPC分类号： G06F1/28 ,  G06F1/32 ,  G06F1/3225 ,  G06F1/324 ,  G06F1/3275 ,  G06F1/3296 ,  Y02D10/126 ,  Y02D10/13 ,  Y02D10/14 ,  Y02D10/172

摘要： Dynamic monitoring of current draw by a memory device or memory subsystem can enable a power management system to adjust a memory access performance parameter based on monitored power usage. The system can generate a power usage characterization for the memory device and/or memory subsystem based on monitoring current draw for a known pattern, and then subsequently use the power usage characterization to determine how to adjust the memory access performance parameter.

摘要翻译： 通过存储器设备或存储器子系统对电流消耗的动态监控可以使得电力管理系统能够基于监视的功率使用来调整存储器访问性能参数。 该系统可以基于对已知模式的监测电流消耗来产生用于存储器件和/或存储器子系统的功率使用特征，然后随后使用功率使用表征来确定如何调整存储器访问性能参数。

公开(公告)号：US20140006770A1

公开(公告)日：2014-01-02

申请号：US13539179

申请日：2012-06-29

申请人： Christopher E. Cox ,  Christopher P. Mozak ,  Rebecca Z. Loop

发明人： Christopher E. Cox ,  Christopher P. Mozak ,  Rebecca Z. Loop

IPC分类号： G06F9/06

CPC分类号： G06F12/063 ,  G06F12/0607

摘要： A mechanism is described for facilitating dynamic multi-mode memory packages in memory systems according to one embodiment of the invention. A method of embodiments of the invention includes maintaining a plurality of memory modes on a single memory package at a motherboard of a computing system. The plurality of memory modes is associated with a plurality of physical organizations of memory devices. The method may further include receiving a request to switch from a first memory mode to a second memory mode of the plurality of memory mode, and dynamically switching from the first memory mode to the second memory mode, in response to the request.

摘要翻译： 描述了根据本发明的一个实施例的用于促进存储器系统中的动态多模式存储器包的机制。 本发明的实施例的方法包括在计算系统的主板上的单个存储器包上维护多个存储器模式。 多个存储器模式与存储器设备的多个物理组织相关联。 该方法还可以包括接收从多个存储器模式的第一存储器模式切换到第二存储器模式的请求，以及响应于该请求动态地从第一存储器模式切换到第二存储器模式。

公开(公告)号：US20140006729A1

公开(公告)日：2014-01-02

申请号：US13997399

申请日：2012-04-30

申请人： Christopher E. Cox ,  Rebecca Z. Loop ,  Christopher P. Mozak

发明人： Christopher E. Cox ,  Rebecca Z. Loop ,  Christopher P. Mozak

IPC分类号： G06F3/06

CPC分类号： G06F3/0659 ,  G06F3/0604 ,  G06F3/0683 ,  G06F13/161 ,  G06F13/1684 ,  G06F13/1694 ,  G06F13/382 ,  Y02D10/14 ,  Y02D10/151

摘要： In one embodiment, a system on a chip (SoC) includes a plurality of processor cores and a memory controller to control communication between the SoC and a memory coupled to the memory controller. The memory controller may be configured to send mirrored command and address signals to a first type of memory device and to send non-mirrored control and address signals to a second type of memory device. Other embodiments are described and claimed.

摘要翻译： 在一个实施例中，芯片上的系统（SoC）包括多个处理器核心和存储器控制器，用于控制SoC与耦合到存储器控制器的存储器之间的通信。 存储器控制器可以被配置为向第一类型的存储器件发送镜像命令和地址信号，并将非镜像控制和地址信号发送到第二类型的存储器件。 描述和要求保护其他实施例。