公开(公告)号：US5483110A

公开(公告)日：1996-01-09

申请号：US202382

申请日：1994-02-28

申请人： Kazuo Koide ,  Masao Mizukami ,  Satoshi Hososaka ,  Junya Kudoh

发明人： Kazuo Koide ,  Masao Mizukami ,  Satoshi Hososaka ,  Junya Kudoh

IPC分类号： G06F3/00 ,  H03K19/0175 ,  H04L25/02 ,  H04L25/08 ,  H01B11/12

CPC分类号： H04L25/0278 ,  H04L25/0298 ,  H04L25/085 ,  H04L25/0272 ,  H04L25/028 ,  H04L25/0292

摘要： One paired wiring traveling in parallel to a transmission path of a signal and a transmission path of reference voltage is used, and a terminal end resistor matched with the characteristic impedance is installed, and in a receiving circuit connected thereto, a differential input circuit with offset set to about 1/2 of the terminal end voltage is used, and an output circuit of open drain is used in a transmitting circuit. A high-speed information processing section using such a bus circuit and a low-speed information processing section using a conventional low-speed bus are mutually connected through an interface circuit to construct the system hierarchically.

摘要翻译： 使用与信号的传输路径和参考电压的传输路径平行行进的一对配线，并且安装与特性阻抗匹配的终端电阻器，并且在与其连接的接收电路中具有偏移的差分输入电路 设定为终端电压的约1/2，在发送电路中使用开漏输出电路。 使用这种总线电路的高速信息处理部分和使用传统的低速总线的低速信息处理部分通过接口电路相互连接，以分级地构建系统。

公开(公告)号：US4586169A

公开(公告)日：1986-04-29

申请号：US440723

申请日：1982-11-10

申请人： Hiroyuki Itoh ,  Akira Masaki ,  Hiroki Yamashita ,  Satoshi Hososaka

发明人： Hiroyuki Itoh ,  Akira Masaki ,  Hiroki Yamashita ,  Satoshi Hososaka

IPC分类号： H01L21/822 ,  G11C11/411 ,  H01L21/3205 ,  H01L21/82 ,  H01L23/52 ,  H01L27/04 ,  H01L27/10 ,  H01L27/118 ,  H03K3/2885 ,  H03K19/173 ,  G11C7/00 ,  G11C11/40 ,  G11C15/00

CPC分类号： G11C11/4113 ,  H03K19/1735 ,  H03K3/2885

摘要： A large scale integrated circuit including therein a logical gate circuit and a memory circuit is disclosed in which a large number of circuit blocks each having the same structure and including at least eight transistors and at least five resistors are arranged on a chip, and the logical gate circuit or memory circuit has a selected wiring pattern of the transistors and resistors included in the circuit block.

摘要翻译： 公开了一种包括逻辑门电路和存储电路的大规模集成电路，其中每个具有相同结构并且包括至少八个晶体管和至少五个电阻器的大量电路块布置在芯片上，逻辑 门电路或存储器电路具有包括在电路块中的晶体管和电阻器的选定布线图案。