公开(公告)号：US20060041724A1

公开(公告)日：2006-02-23

申请号：US10920759

申请日：2004-08-17

申请人： Simon Steely ,  Stephen Van Doren

发明人： Simon Steely ,  Stephen Van Doren

IPC分类号： G06F12/00

CPC分类号： G06F12/0815

摘要： A technique to share cache lines among a plurality of bus agents. Embodiments of the invention comprise at least one technique to allow a number of agents, such as a processor or software program being executed by a processor, within a computer system or computer network to access a locked (“owned”) cache line, under certain circumstances, without incurring as much of the operational overhead and resulting performance degradation of many prior art techniques.

摘要翻译： 一种用于在多个总线代理之间共享高速缓存行的技术。 本发明的实施例包括至少一种技术，以允许在计算机系统或计算机网络内的许多代理（诸如处理器或软件程序）由计算机系统或计算机网络中执行以访问锁定（“拥有”）高速缓存行 情况，而不会导致许多现有技术技术的操作开销和所导致的性能下降。

公开(公告)号：US20050160232A1

公开(公告)日：2005-07-21

申请号：US10760651

申请日：2004-01-20

申请人： Gregory Tierney ,  Stephen Van Doren ,  Simon Steely

发明人： Gregory Tierney ,  Stephen Van Doren ,  Simon Steely

IPC分类号： G06F12/00 ,  G06F12/08

CPC分类号： G06F12/0831

摘要： Systems and methods are disclosed for interaction between different cache coherency protocols. One system may comprise a home node that receives a request for data from a first node in a first cache coherency protocol. A second node provides a conflict response to a request for the data from the home node. The conflict response indicates that an ordering point for the data is migrating according to a second cache coherency protocol, which is different from the first cache coherency protocol.

摘要翻译： 公开了用于不同高速缓存一致性协议之间的交互的系统和方法。 一个系统可以包括家庭节点，其在第一高速缓存一致性协议中从第一节点接收对数据的请求。 第二节点向来自家节点的数据的请求提供冲突响应。 冲突响应指示数据的排序点根据与第一高速缓存一致性协议不同的第二高速缓存一致性协议进行迁移。

公开(公告)号：US20050154834A1

公开(公告)日：2005-07-14

申请号：US10756638

申请日：2004-01-13

申请人： Simon Steely ,  Gregory Tierney

发明人： Simon Steely ,  Gregory Tierney

IPC分类号： G06F12/00 ,  G06F12/08

CPC分类号： G06F12/0831 ,  G06F2212/507

摘要： One disclosed embodiment is a multi-processor system comprising a processor having a processor pipeline that executes program instructions with data from a speculative fill that is provided in response to a source request. The multi-processor system can further comprise a non-retired store cache that retains non-retired store data based on program instructions to store data into a data cache associated with the processor. The non-retired store data can be written to the data cache if data of a speculative fill associated with the non-retired store data is determined to be coherent. Other apparatus and methodologies are disclosed.

摘要翻译： 一个公开的实施例是一种多处理器系统，其包括具有处理器流水线的处理器，处理器流水线通过来自响应于源请求而提供的推测填充的数据来执行程序指令。 多处理器系统还可以包括非退休存储高速缓存，其基于程序指令保留非退休存储数据，以将数据存储到与处理器相关联的数据高速缓存中。 如果与非退休存储数据相关联的推测填充的数据被确定为相干，则可以将非退休存储数据写入数据高速缓存。 公开了其他装置和方法。

公开(公告)号：US20050154831A1

公开(公告)日：2005-07-14

申请号：US10755919

申请日：2004-01-13

申请人： Simon Steely ,  Gregory Tierney

发明人： Simon Steely ,  Gregory Tierney

IPC分类号： G06F12/00 ,  G06F12/08

CPC分类号： G06F12/0811 ,  G06F12/0815 ,  G06F12/0828 ,  G06F12/084 ,  G06F2212/507

摘要： Multiprocessor systems and methods are disclosed. One embodiment may comprise a plurality of processor cores. A given processor core may be operative to generate a request for desired data in response to a cache miss at a local cache. A shared cache structure may provide at least one speculative data fill and a coherent data fill of the desired data to at least one of the plurality of processor cores in response to a request from the at least one processor core. A processor scoreboard arbitrates the requests for the desired data. A speculative data fill of the desired data is provided to the at least one processor core. The coherent data fill of the desired data may be provided to the at least one processor core in a determined order.

摘要翻译： 公开了多处理器系统和方法。 一个实施例可以包括多个处理器核。 给定的处理器核心可以用于响应于本地高速缓存处的高速缓存未命中而产生对期望数据的请求。 响应于来自至少一个处理器核心的请求，共享高速缓存结构可以向所述多个处理器核心中的至少一个提供期望数据的至少一个推测数据填充和相干数据填充。 处理器记分板对所需数据的请求进行仲裁。 将所需数据的推测数据填充提供给至少一个处理器核。 期望数据的相干数据填充可以以确定的顺序提供给至少一个处理器核心。

公开(公告)号：US5933860A

公开(公告)日：1999-08-03

申请号：US902487

申请日：1997-07-29

申请人： Joel S. Emer ,  Simon Steely ,  Edward J. McLellan

发明人： Joel S. Emer ,  Simon Steely ,  Edward J. McLellan

IPC分类号： G06F9/38 ,  G06F12/08 ,  G06F9/34 ,  G06F12/06

CPC分类号： G06F9/3806 ,  G06F12/0862 ,  G06F9/3824 ,  G06F9/3832 ,  G06F2212/6082

摘要： A computer system including an instruction cache (I-cache) having a plurality of banks for storing a subset of data from memory is shown to include a prediction mechanism for predicting which bank of the I-cache contains the required data. A prediction value, including a sequential prediction hint and a branch prediction hint, is associated with each instruction stored in the I-cache. The prediction value may either be stored with the I-cache data, or in a separate memory included before the I-cache. If the predicted value is incorrect, the predicted hint is `trained` to provide a higher degree of accuracy for repetitive instruction stream operation. Processor performance is additionally improved by providing a branch hint that allows for smoother transition between changing instruction streams.

摘要翻译： 包括具有用于存储来自存储器的数据子集的多个存储体的指令高速缓存（I缓存）的计算机系统被示为包括用于预测I缓存的哪个存储体包含所需数据的预测机制。 包括顺序预测提示和分支预测提示的预测值与存储在I缓存中的每个指令相关联。 可以将预测值与I缓存数据一起存储，或者存储在I缓存之前的单独的存储器中。 如果预测值不正确，则预测提示被“训练”，以为重复的指令流操作提供更高的准确度。 通过提供一个分支提示，可以更改处理器性能，从而在更改指令流之间实现更平滑的转换。

公开(公告)号：US20100138609A1

公开(公告)日：2010-06-03

申请号：US12315331

申请日：2008-12-02

申请人： William Hasenplaugh ,  Joel Emer ,  Tryggve Fossum ,  Aamer Jaleel ,  Simon Steely

发明人： William Hasenplaugh ,  Joel Emer ,  Tryggve Fossum ,  Aamer Jaleel ,  Simon Steely

IPC分类号： G06F12/00 ,  G06F9/46

CPC分类号： G06F12/0802 ,  G06F9/5016 ,  G06F12/0862 ,  G06F12/0866 ,  G06F2209/501 ,  Y02D10/22

摘要： A technique to enable resource allocation optimization within a computer system. In one embodiment, a gradient partition algorithm (GPA) module is used to continually measure performance and adjust allocation to shared resources among a plurality of data classes in order to achieve optimal performance.

摘要翻译： 一种在计算机系统内实现资源分配优化的技术。 在一个实施例中，使用梯度分割算法（GPA）模块来连续地测量性能并且调整对多个数据类之间的共享资源的分配，以便实现最佳性能。

公开(公告)号：US20050240731A1

公开(公告)日：2005-10-27

申请号：US10829186

申请日：2004-04-22

申请人： Simon Steely

发明人： Simon Steely

IPC分类号： G06F12/00 ,  G06F12/12

CPC分类号： G06F12/128

摘要： Methods for storing replacement data in a multi-way associative cache are disclosed. One method comprises logically dividing the cache's cache sets into segments of at least one cache way; searching a cache set in accordance with a segment search sequence for a segment currently comprising a way which has not yet been accessed during a current cycle of the segment search sequence; searching the current segment in accordance with a way search sequence for a way which has not yet been accessed during a current way search cycle; and storing the replacement data in a first way which has not yet been accessed during a current cycle of the way search sequence. A cache controller that performs such methods is also disclosed.

摘要翻译： 公开了在多路关联高速缓存中存储替换数据的方法。 一种方法包括将高速缓存的高速缓存集合逻辑划分成至少一个缓存方式的段; 根据段搜索序列搜索当前包括在片段搜索序列的当前周期中尚未被访问的方式的段的高速缓存集; 根据当前方式搜索周期中尚未被访问的方式的搜索顺序搜索当前段; 并且以当前循环的搜索顺序的第一种方式存储替换数据，该方式尚未被访问。 还公开了执行这种方法的高速缓存控制器。

公开(公告)号：US20050160430A1

公开(公告)日：2005-07-21

申请号：US10758368

申请日：2004-01-15

申请人： Simon Steely ,  Gregory Tierney

发明人： Simon Steely ,  Gregory Tierney

IPC分类号： G06F9/46 ,  G06F12/08

CPC分类号： G06F12/0817

摘要： Systems and methods are disclosed for updating owner predictor structures. In one embodiment, a multi-processor system includes an owner predictor control that provides an ownership update message corresponding to a block of data to at least one of a plurality of owner predictors in response to a change in an ownership state of the block of data. The update message comprises an address tag associated with the block of data and an identification associated with an owner node of the block of data.

摘要翻译： 公开了用于更新所有者预测器结构的系统和方法。 在一个实施例中，多处理器系统包括所有者预测器控制，其响应于所述数据块的所有权状态的改变，将对应于数据块的所有权更新消息提供给多个所有者预测器中的至少一个 。 更新消息包括与数据块相关联的地址标签和与数据块的所有者节点相关联的标识。

公开(公告)号：US20050160238A1

公开(公告)日：2005-07-21

申请号：US10761073

申请日：2004-01-20

申请人： Simon Steely ,  Gregory Tierney ,  Stephen Van Doren

发明人： Simon Steely ,  Gregory Tierney ,  Stephen Van Doren

IPC分类号： G06F12/00 ,  G06F12/08

CPC分类号： G06F12/0831 ,  G06F12/0828 ,  G06F2212/2542

摘要： A system comprises a first node that provides a source broadcast request for data. The first node is operable to respond in a first manner to other source broadcast requests for the data while the source broadcast for the data is pending at the first node. The first node is operable to respond in a second manner to the other source broadcast requests for the data in response to receiving an ownership data response at the first node.

摘要翻译： 系统包括提供数据的源广播请求的第一节点。 第一节点可操作以以第一种方式响应数据的其他源广播请求，而数据的源广播在第一节点处待定。 第一节点可操作以响应于在第一节点处接收到所有权数据响应，以第二方式响应于数据的其他源广播请求。

公开(公告)号：US20050160236A1

公开(公告)日：2005-07-21

申请号：US10761044

申请日：2004-01-20

申请人： Gregory Tierney ,  Stephen Van Doren ,  Simon Steely

发明人： Gregory Tierney ,  Stephen Van Doren ,  Simon Steely

IPC分类号： G06F12/00 ,  G06F12/08

CPC分类号： G06F12/0831 ,  G06F12/0813 ,  G06F12/0828 ,  G06F2212/2542

摘要： A system comprises a first node including data having an associated D-state and a second node operative to provide a source broadcast requesting the data. The first node is operative in response to the source broadcast to provide the data to the second node and transition the state associated with the data at the first node from the D-state to an O-state without concurrently updating memory. An S-state is associated with the data at the second node.

摘要翻译： 系统包括包括具有相关D状态的数据的第一节点和用于提供请求数据的源广播的第二节点。 第一节点响应于源广播而操作以向第二节点提供数据，并将与第一节点处的数据相关联的状态从D状态转换到O状态，而不同时更新存储器。 S状态与第二节点处的数据相关联。