公开(公告)号：US06661716B1

公开(公告)日：2003-12-09

申请号：US10081643

申请日：2002-02-21

申请人： Stefan P. Sywyk

发明人： Stefan P. Sywyk

IPC分类号： G11C700

CPC分类号： G11C7/1087 ,  G11C7/1078 ,  G11C7/1096 ,  G11C7/22 ,  G11C15/00 ,  G11C2207/229

摘要： According to one embodiment, the write circuitry of a content addressable memory (CAM) can include periphery circuits (102) that generate data signals (112) and write control signals (118) that connect over some distance to CAM core circuits (104). CAM core circuits (104) may include bitline write driver circuits (106), a write control circuit (108), and CAM cells (110). Write control signals (118) may include a signal surrounded by its complements and be positioned such that a routing of the write control signal is as long as the longest of the data signals (112).

摘要翻译： 根据一个实施例，内容可寻址存储器（CAM）的写入电路可以包括产生数据信号（112）的外围电路（102）和与一些距离连接到CAM核心电路（104）的写入控制信号（118）。 CAM核心电路（104）可以包括位线写入驱动器电路（106），写入控制电路（108）和CAM单元（110）。 写入控制信号（118）可以包括由其补码包围的信号，并且被定位成使得写入控制信号的路由与数据信号（112）中的最长的一样长。

公开(公告)号：US6005796A

公开(公告)日：1999-12-21

申请号：US789300

申请日：1997-01-30

申请人： Stefan P. Sywyk ,  Richard K. Chou ,  Andrew L. Hawkins

发明人： Stefan P. Sywyk ,  Richard K. Chou ,  Andrew L. Hawkins

IPC分类号： H01L27/11 ,  G11C8/16 ,  G11C11/412 ,  H01L21/8244 ,  G11C11/00

CPC分类号： G11C8/16 ,  G11C11/412

摘要： A single ended simplex dual port memory cell is described. One port of the memory cell is dedicated for writing operations and the other port of the memory cell is dedicated for reading operations. A bit of data received from the first port can be stored in the memory cell. The second port can detect the memory cell contents substantially simultaneously as the memory cell is storing a bit of data from the first port. Each port is optimized for its respective dedicated operation. In other words, one port is optimized for write operations and the other port is optimized for read operations. Because one port of the memory cell is optimized for write operations and the other port of the memory cell is optimized for read operations, the cell does not require multiple wordline voltages for each port.

摘要翻译： 描述了单端单工双端口存储器单元。 存储器单元的一个端口专用于写入操作，并且存储器单元的另一个端口专用于读取操作。 从第一端口接收到的数据位可以存储在存储单元中。 第二端口可以基本上同时检测存储器单元的内容，因为存储器单元正在存储来自第一端口的一位数据。 每个端口都针对其各自的专用操作进行了优化。 换句话说，一个端口针对写入操作进行了优化，另一个端口针对读取操作进行了优化。 因为存储器单元的一个端口被优化用于写入操作，并且存储器单元的另一端口被优化用于读取操作，所以单元不需要用于每个端口的多个字线电压。

公开(公告)号：US06697275B1

公开(公告)日：2004-02-24

申请号：US10026141

申请日：2001-12-18

申请人： Stefan P. Sywyk ,  Eric H. Voelkel

发明人： Stefan P. Sywyk ,  Eric H. Voelkel

IPC分类号： G11C1500

CPC分类号： G11C29/12 ,  G11C15/00

摘要： A content addressable memory (CAM) (100) can include a number of CAM entries (102-0 to 102-n). Match indications from CAM entries (102-0 to 102-n) and mismatch indications from complementing circuits (106-0 and 106-n) can be supplied to a switching circuit (108). Mismatch indications can indicate if an entry mismatches data when compared with a comparand (104). In one mode of operation, a switching circuit (108) can provide match indications on a number of switch outputs (SW0 to SWn). In another mode of operation, switching circuit (108) can provide mismatch indications on a number of switch outputs (SW0 to SWn).

摘要翻译： 内容可寻址存储器（CAM）（100）可以包括多个CAM条目（102-0至102-n）。 可以将来自CAM条目（102-0至102-n）的匹配指示和来自补充电路（106-0和106-n）的失配指示提供给切换电路（108）。 与比较（104）比较时，不匹配指示可以指示条目是否与数据不匹配。 在一种操作模式中，切换电路（108）可以在多个开关输出（SW0至SWn）上提供匹配指示。 在另一种操作模式中，开关电路（108）可以在多个开关输出（SW0至SWn）上提供失配指示。

公开(公告)号：US06262912B1

公开(公告)日：2001-07-17

申请号：US09443062

申请日：1999-11-18

申请人： Stefan P. Sywyk ,  Richard K. Chou ,  Andrew L. Hawkins

发明人： Stefan P. Sywyk ,  Richard K. Chou ,  Andrew L. Hawkins

IPC分类号： G11C1100

CPC分类号： G11C8/16 ,  G11C11/412

摘要： A single ended simplex dual port memory cell is described. One port of the memory cell is dedicated for writing operations and the other port of the memory cell is dedicated for reading operations. A bit of data received from the first port can be stored in the memory cell. The second port can detect the memory cell contents substantially simultaneously as the memory cell is storing a bit of data from the first port. Each port is optimized for its respective dedicated operation. In other words, one port is optimized for write operations and the other port is optimized for read operations. Because one port of the memory cell is optimized for write operations and the other port of the memory cell is optimized for read operations, the cell does not require multiple wordline voltages for each port.

摘要翻译： 描述了单端单工双端口存储器单元。 存储器单元的一个端口专用于写入操作，并且存储器单元的另一个端口专用于读取操作。 从第一端口接收到的数据位可以存储在存储单元中。 第二端口可以基本上同时检测存储器单元的内容，因为存储器单元正在存储来自第一端口的一位数据。 每个端口都针对其各自的专用操作进行了优化。 换句话说，一个端口针对写入操作进行了优化，另一个端口针对读取操作进行了优化。 因为存储器单元的一个端口被优化用于写入操作，并且存储器单元的另一端口被优化用于读取操作，所以单元不需要用于每个端口的多个字线电压。

公开(公告)号：US6002283A

公开(公告)日：1999-12-14

申请号：US230544

申请日：1994-04-20

申请人： Stefan P. Sywyk

发明人： Stefan P. Sywyk

IPC分类号： G06F5/06 ,  H03K5/13 ,  H03K19/21

CPC分类号： H03K5/133 ,  G06F5/06 ,  H03K5/13

摘要： An asynchronous flag generator for generating an asynchronous flag having a minimum defined active pulse length. The asynchronous flag generator comprises an arbitrary length flag generator for generating an arbitrary length status flag signal from at least two asynchronous signals, one being a set flag signal and the other being a clear flag signal. A minimum pulse generator for generating a minimum pulse having a predefined pulse length upon initiation of the set flag signal. Combinational logic combines the arbitrary length status flag with the minimum pulse to generate an asynchronous status flag with a defined minimum active pulse length.

摘要翻译： 一种用于产生具有最小定义的有效脉冲长度的异步标志的异步标志发生器。 异步标志生成器包括任意长度标志发生器，用于从至少两个异步信号产生任意长度状态标志信号，一个是设置标志信号，另一个是清除标志信号。 一种最小脉冲发生器，用于在开始设置的标志信号时产生具有预定脉冲长度的最小脉冲。 组合逻辑组合任意长度状态标志与最小脉冲，以产生具有定义的最小有效脉冲长度的异步状态标志。

公开(公告)号：US06731566B1

公开(公告)日：2004-05-04

申请号：US09876429

申请日：2001-06-06

申请人： Stefan P. Sywyk ,  Richard K. Chou ,  Andrew L. Hawkins

发明人： Stefan P. Sywyk ,  Richard K. Chou ,  Andrew L. Hawkins

IPC分类号： G11C1141

CPC分类号： G11C8/16 ,  G11C7/1075 ,  G11C11/412

摘要： In a single ended simplex dual port memory cell, one port of the memory cell is dedicated for writing operations and the other port of the memory cell is dedicated for reading operations. A bit of data received from the first port can be stored in the memory cell. The second port can detect the memory cell contents substantially simultaneously as the memory cell is storing a bit of data from the first port. Each port is optimized for its respective dedicated operation. In other words, one port is optimized for write operations and the other port is optimized for read operations. Because one port of the memory cell is optimized for write operations and the other port of the memory cell is optimized for read operations, the cell does not require multiple wordline voltages for each port.

摘要翻译： 在单端单工双端口存储单元中，存储单元的一个端口专用于写操作，而存储单元的另一个端口专用于读操作。 从第一端口接收到的数据位可以存储在存储单元中。 第二端口可以基本上同时检测存储器单元的内容，因为存储器单元正在存储来自第一端口的一位数据。 每个端口都针对其各自的专用操作进行了优化。 换句话说，一个端口针对写入操作进行了优化，另一个端口针对读取操作进行了优化。 因为存储器单元的一个端口被优化用于写入操作，并且存储器单元的另一端口被优化用于读取操作，所以单元不需要用于每个端口的多个字线电压。

公开(公告)号：US06195277B1

公开(公告)日：2001-02-27

申请号：US09394232

申请日：1999-09-13

申请人： Stefan P. Sywyk ,  Eric H. Voelkel ,  Sow T. Chu

发明人： Stefan P. Sywyk ,  Eric H. Voelkel ,  Sow T. Chu

IPC分类号： G11C1500

CPC分类号： G11C15/04

摘要： According to one embodiment, a multiple signal detect circuit (100) can include a detect node (102) and a reference node (104). The potential of the detect node (102) can be discharged (or charged) at a rate that depends upon the number of active input signals (M1 to Mn). The potential of the reference node (104) can be discharged (or charged) at a reference rate. The reference rate can be greater than the rate at which the detect node (102) is discharged (or charged) when one input signal is activated, and less than the rate at which the detect node (102) is discharged (or charged) when two input signals are activated. A differential voltage between the detect node (102) and reference node (104) can be amplified by an amplifier (110).

摘要翻译： 根据一个实施例，多信号检测电路（100）可以包括检测节点（102）和参考节点（104）。 检测节点（102）的电位可以以取决于有效输入信号（M1至Mn）的数量的速率放电（或充电）。 参考节点（104）的电位可以以参考速率放电（或充电）。 当一个输入信号被激活时，参考速率可以大于检测节点（102）被放电（或充电）的速率，并且小于检测节点（102）被放电（或充电）时的速率，当 两个输入信号被激活。 检测节点（102）和参考节点（104）之间的差分电压可由放大器（110）放大。

公开(公告)号：US5765214A

公开(公告)日：1998-06-09

申请号：US635551

申请日：1996-04-22

申请人： Stefan P. Sywyk

发明人： Stefan P. Sywyk

IPC分类号： G06F12/02 ,  G11C7/10 ,  G06F12/00

CPC分类号： G06F12/0215 ,  G11C7/1042 ,  Y02B60/1225

摘要： A method is described for accessing data in a memory that has a first memory plane and a second memory plane. The method includes the step of sending a first plurality of data from the first memory plane to a data port. A second plurality of data from the second memory plane is pre-fetched only while the first plurality of data is sent from the first memory plane. The pre-fetching is performed a first plurality of clock cycles before the second plurality of data is sent to the data port.

摘要翻译： 描述了一种用于访问具有第一存储器平面和第二存储器平面的存储器中的数据的方法。 该方法包括将第一多个数据从第一存储器平面发送到数据端口的步骤。 仅当从第一存储器平面发送第一多个数据时，预取第二存储器平面的第二多个数据。 在第二多个数据被发送到数据端口之前，执行预取第一多个时钟周期。

公开(公告)号：US06647457B1

公开(公告)日：2003-11-11

申请号：US09440682

申请日：1999-11-16

申请人： Stefan P. Sywyk ,  Eric H. Voelkel

发明人： Stefan P. Sywyk ,  Eric H. Voelkel

IPC分类号： G06F1200

CPC分类号： G11C15/00

摘要： According to one embodiment, a content addressable memory (CAM) (100) can include a number of CAM entries (102-0 to 102-n) and corresponding status stores (106-0 and 106-n). Match indications from the CAM entries (102-0 to 102-n) and status information from status stores (106-0 and 106-n) can be supplied to a switching circuit (108). Status information can indicate if an entry stores valid or invalid data. In one mode of operation, the switching circuit (108) can provide match indication values on a number of switch outputs (SW0 to SWn). In another mode of operation, the switching circuit (108) can provide status information on a number of switch outputs (SW0 to SWn).

摘要翻译： 根据一个实施例，内容可寻址存储器（CAM）（100）可以包括多个CAM条目（102-0至102-n）和对应的状态存储器（106-0和106-n）。 可以将来自CAM条目（102-0至102-n）的匹配指示和来自状态存储（106-0和106-n）的状态信息提供给切换电路（108）。 状态信息可以指示条目是否存储有效或无效的数据。 在一种操作模式中，开关电路（108）可以在多个开关输出（SW0至SWn）上提供匹配指示值。 在另一种操作模式中，开关电路（108）可以提供关于多个开关输出（SW0至SWn）的状态信息。

公开(公告)号：US06240000B1

公开(公告)日：2001-05-29

申请号：US09376397

申请日：1999-08-18

申请人： Stefan P. Sywyk ,  Eric Voelkel

发明人： Stefan P. Sywyk ,  Eric Voelkel

IPC分类号： G11C1500

CPC分类号： G11C15/04 ,  G11C15/00

摘要： According to one embodiment a content addressable memory (CAM) (100) can segment comparand values and data values into portions. Comparand value portions are compared with corresponding data value portions in sequential compare operations. Sequential compare operations can distribute current peaks over two or more compare operations, thereby reducing peak current transients.

摘要翻译： 根据一个实施例，内容可寻址存储器（CAM）（100）可将比较值和数据值分段成部分。 将比较值部分与顺序比较操作中的相应数据值部分进行比较。 顺序比较操作可以在两个或多个比较操作上分配电流峰值，从而降低峰值电流瞬变。