公开(公告)号：US08898674B2

公开(公告)日：2014-11-25

申请号：US12645768

申请日：2009-12-23

申请人： Donald R. Desota ,  Rajendra D. Panda ,  Venkat R. Indukuru ,  Joseph H. Robichaux ,  Robert H. Bell, Jr. ,  Steven P. Hartman

发明人： Donald R. Desota ,  Rajendra D. Panda ,  Venkat R. Indukuru ,  Joseph H. Robichaux ,  Robert H. Bell, Jr. ,  Steven P. Hartman

IPC分类号： G06F9/46 ,  G06F13/16 ,  G06F9/50

CPC分类号： G06F12/0646 ,  G06F9/5011 ,  G06F9/5083 ,  G06F13/16 ,  G06F2212/1016

摘要： According to one aspect of the present disclosure a system and computer program product for managing memory access is disclosed. The system includes a plurality of memory controllers each configured to maintain memory databus utilization by a corresponding processor at or below a threshold to maintain memory databus utilization of the system at or below a system threshold. The system also includes a service processor configured to receive memory databus utilization data from the memory controllers and programmed to, in response to determining that memory databus utilization for at least one of the processors is below its threshold, reallocate at least a portion of unused databus utilization from the at least one processor to at least one of the other processors.

摘要翻译： 根据本公开的一个方面，公开了一种用于管理存储器访问的系统和计算机程序产品。 该系统包括多个存储器控制器，每个存储器控制器被配置为在阈值以下维持相应的处理器的存储器数据总线利用率，以将系统的存储器数据总线利用率维持在或低于系统阈值。 该系统还包括服务处理器，其被配置为从存储器控制器接收存储器数据总线利用数据，并且被编程为响应于确定至少一个处理器的存储器数据总线利用率低于其阈值，重新分配至少一部分未使用的数据总线 从至少一个处理器到至少一个其他处理器的利用。

公开(公告)号：US07908493B2

公开(公告)日：2011-03-15

申请号：US11758798

申请日：2007-06-06

申请人： Andreas Bieswanger ,  Michael S. Floyd ,  Soraya Ghiasi ,  Steven P. Hartman ,  Thomas W. Keller, Jr. ,  Hye-Young McCreary ,  Karthick Rajamani ,  Freeman L. Rawson, III ,  Juan C. Rubio ,  Malcolm S. Ware

发明人： Andreas Bieswanger ,  Michael S. Floyd ,  Soraya Ghiasi ,  Steven P. Hartman ,  Thomas W. Keller, Jr. ,  Hye-Young McCreary ,  Karthick Rajamani ,  Freeman L. Rawson, III ,  Juan C. Rubio ,  Malcolm S. Ware

IPC分类号： G06F1/32

CPC分类号： G06F1/206 ,  G06F1/3203

摘要： A mechanism is provided for unified management of power, performance, and thermals in computer systems. This mechanism incorporates elements to effectively address all aspects of managing computing systems in an integrated manner, instead of independently. The mechanism employs an infrastructure for real-time measurements feedback, an infrastructure for regulating system activity, component operating levels, and environmental control, a dedicated control structure for guaranteed response/preemptive action, and interaction and integration components. The mechanism provides interfaces for user-level interaction. The mechanism also employs methods to address power/thermal concerns at multiple timescales. In addition, the mechanism improves efficiency by adopting an integrated approach, rather than treating different aspects of the power/thermal problem as individual issues to be addressed in a piecemeal fashion.

摘要翻译： 提供了一种统一管理计算机系统的功率，性能和热量的机制。 该机制包含了以综合方式有效地解决管理计算系统的所有方面的元素，而不是独立的。 该机制采用基础设施进行实时测量反馈，用于调节系统活动的基础设施，组件操作级别和环境控制，用于保证响应/抢先动作的专用控制结构以及交互和集成组件。 该机制为用户级交互提供接口。 该机制还采用了多个时间尺度来解决功率/热问题的方法。 此外，该机制采用综合方法提高效率，而不是以单独的方式处理单个问题，而不是将功率/热问题的不同方面进行处理。

公开(公告)号：US5631578A

公开(公告)日：1997-05-20

申请号：US459579

申请日：1995-06-02

申请人： Kim P. N. Clinton ,  Scott W. Gould ,  Steven P. Hartman ,  Joseph A. Iadanza ,  Frank R. Keyser, III ,  Eric E. Millham

发明人： Kim P. N. Clinton ,  Scott W. Gould ,  Steven P. Hartman ,  Joseph A. Iadanza ,  Frank R. Keyser, III ,  Eric E. Millham

IPC分类号： G06F7/00 ,  H01L21/82 ,  H03K19/177

CPC分类号： H03K19/17736 ,  H03K19/17704

摘要： A programmable interconnection system for a programmable array includes pluralities of parallel buses for rows and columns of logic cells arranged in the array. Two groups of seven buses are provided for each row or column of logic cells. The buses include conductors connectable to each other, and selectively connectable to, or isolated from, the logic cells. A hierarchy of conductor lengths is disclosed to provide intra-sector and inter-sector bussing. Staggered switching is employed for adjacent sector access.

摘要翻译： 用于可编程阵列的可编程互连系统包括用于排列在阵列中的逻辑单元的行和列的多条并行总线。 为逻辑单元的每行或一列提供了两组7条总线。 总线包括彼此可连接的导体，并且可选择性地连接到或者与逻辑单元隔离。 披露了导体长度的层次结构，以提供扇区内和扇区间总线。 交错切换用于相邻扇区访问。

公开(公告)号：US20120191939A1

公开(公告)日：2012-07-26

申请号：US13433332

申请日：2012-03-29

申请人： Donald R. DESOTA ,  Rajendra D. PANDA ,  Venkat R. INDUKURU ,  Joseph H. ROBICHAUX ,  Robert H. BELL, JR. ,  Steven P. HARTMAN

发明人： Donald R. DESOTA ,  Rajendra D. PANDA ,  Venkat R. INDUKURU ,  Joseph H. ROBICHAUX ,  Robert H. BELL, JR. ,  Steven P. HARTMAN

IPC分类号： G06F12/02

CPC分类号： G06F12/0646 ,  G06F9/5011 ,  G06F9/5083 ,  G06F13/16 ,  G06F2212/1016

摘要： According to one aspect of the present disclosure a method and technique for managing memory access is disclosed. The method includes setting a memory databus utilization threshold for each of a plurality of processors of a data processing system to maintain memory databus utilization of the data processing system at or below a system threshold. The method also includes monitoring memory databus utilization for the plurality of processors and, in response to determining that memory databus utilization for at least one of the processors is below its threshold, reallocating at least a portion of unused databus utilization from the at least one processor to at least one of the other processors.

摘要翻译： 根据本公开的一个方面，公开了一种用于管理存储器存取的方法和技术。 该方法包括为数据处理系统的多个处理器中的每个处理器设置存储器数据总线利用阈值，以将数据处理系统的存储器数据总线利用维持在系统阈值以下。 该方法还包括监视多个处理器的存储器数据总线利用率，并且响应于确定至少一个处理器的存储器数据总线利用率低于其阈值，从至少一个处理器重新分配未使用的数据总线利用的至少一部分 到至少一个其他处理器。

公开(公告)号：US20110154352A1

公开(公告)日：2011-06-23

申请号：US12645768

申请日：2009-12-23

申请人： Donald R. DESOTA ,  Rajendra D. Panda ,  Venkat R. Indukuru ,  Joseph H. Robichaux ,  Robert H. Bell, JR. ,  Steven P. Hartman

发明人： Donald R. DESOTA ,  Rajendra D. Panda ,  Venkat R. Indukuru ,  Joseph H. Robichaux ,  Robert H. Bell, JR. ,  Steven P. Hartman

IPC分类号： G06F9/46 ,  G06F12/00

CPC分类号： G06F12/0646 ,  G06F9/5011 ,  G06F9/5083 ,  G06F13/16 ,  G06F2212/1016

摘要： According to one aspect of the present disclosure a method and technique for managing memory access is disclosed. The method includes setting a memory databus utilization threshold for each of a plurality of processors of a data processing system to maintain memory databus utilization of the data processing system at or below a system threshold. The method also includes monitoring memory databus utilization for the plurality of processors and, in response to determining that memory databus utilization for at least one of the processors is below its threshold, reallocating at least a portion of unused databus utilization from the at least one processor to at least one of the other processors.

摘要翻译： 根据本公开的一个方面，公开了一种用于管理存储器存取的方法和技术。 该方法包括为数据处理系统的多个处理器中的每个处理器设置存储器数据总线利用阈值，以将数据处理系统的存储器数据总线利用维持在系统阈值以下。 该方法还包括监视多个处理器的存储器数据总线利用率，并且响应于确定至少一个处理器的存储器数据总线利用率低于其阈值，从至少一个处理器重新分配未使用的数据总线利用的至少一部分 到至少一个其他处理器。

公开(公告)号：US20080307238A1

公开(公告)日：2008-12-11

申请号：US11758798

申请日：2007-06-06

申请人： Andreas Bieswanger ,  Michael S. Floyd ,  Soraya Ghiasi ,  Steven P. Hartman ,  Thomas W. Keller, JR. ,  Hye-Young McCreary ,  Karthick Rajamani ,  Freeman L. Rawson, III ,  Juan C. Rubio ,  Malcolm S. Ware

发明人： Andreas Bieswanger ,  Michael S. Floyd ,  Soraya Ghiasi ,  Steven P. Hartman ,  Thomas W. Keller, JR. ,  Hye-Young McCreary ,  Karthick Rajamani ,  Freeman L. Rawson, III ,  Juan C. Rubio ,  Malcolm S. Ware

IPC分类号： G06F1/00

CPC分类号： G06F1/206 ,  G06F1/3203

摘要： A system is provided for unified management of power, performance, and thermals in computer systems. This system incorporates elements to effectively address all aspects of managing computing systems in an integrated manner, instead of independently. The system employs an infrastructure for real-time measurements feedback, an infrastructure for regulating system activity, component operating levels, and environmental control, a dedicated control structure for guaranteed response/preemptive action, and interaction and integration components. The system provides interfaces for user-level interaction. The system also employs methods to address power/thermal concerns at multiple timescales. In addition, the system improves efficiency by adopting an integrated approach, rather than treating different aspects of the power/thermal problem as individual issues to be addressed in a piecemeal fashion.

摘要翻译： 提供了一种用于统一管理计算机系统中的电力，性能和热量的系统。 该系统包含有效地解决管理计算系统的所有方面的元素，而不是独立的。 该系统采用基础设施进行实时测量反馈，用于调节系统活动的基础设施，组件操作级别和环境控制，用于保证响应/抢先动作的专用控制结构以及交互和集成组件。 该系统提供用户级交互的接口。 该系统还采用了多个时间尺度来解决功率/热问题的方法。 此外，该系统通过采用综合方法提高效率，而不是以零散的方式处理电力/热问题的不同方面，而不是将个别问题解决。