公开(公告)号：US08649210B2

公开(公告)日：2014-02-11

申请号：US13403689

申请日：2012-02-23

申请人： Chih-Hsin Lin ,  Tsung-Huang Chen ,  Bing-Shiun Wang ,  Jen-Pin Su

发明人： Chih-Hsin Lin ,  Tsung-Huang Chen ,  Bing-Shiun Wang ,  Jen-Pin Su

IPC分类号： G11C11/00

CPC分类号： G11C7/22 ,  G06F13/1689 ,  G11C7/1045 ,  G11C7/1066 ,  G11C7/1093

摘要： A double data rate pseudo SRAM (DDR PSRAM) is provided. The DDR PSRAM includes a data receiver, a memory and an address decoder. The data receiver receives a first single data rate data from a controller via a common bus according to a clock, and receives a double data rate data from the controller via the common bus according to a data strobe signal from the controller. The address decoder decodes the first single data rate data to obtain an address of the memory. The data receiver stores the double data rate data into the address of the memory.

摘要翻译： 提供双倍数据速率伪SRAM（DDR PSRAM）。 DDR PSRAM包括数据接收器，存储器和地址解码器。 数据接收器根据时钟通过公共总线从控制器接收第一单个数据速率数据，并且根据来自控制器的数据选通信号经由公共总线从控制器接收双数据速率数据。 地址解码器解码第一单个数据速率数据以获得存储器的地址。 数据接收器将双倍数据速率数据存储到存储器的地址中。

公开(公告)号：US20130058175A1

公开(公告)日：2013-03-07

申请号：US13403689

申请日：2012-02-23

申请人： Chih-Hsin LIN ,  Tsung-Huang CHEN ,  Bing-Shiun WANG ,  Jen-Pin SU

发明人： Chih-Hsin LIN ,  Tsung-Huang CHEN ,  Bing-Shiun WANG ,  Jen-Pin SU

IPC分类号： G11C8/18

CPC分类号： G11C7/22 ,  G06F13/1689 ,  G11C7/1045 ,  G11C7/1066 ,  G11C7/1093

摘要： A double data rate pseudo SRAM (DDR PSRAM) is provided. The DDR PSRAM includes a data receiver, a memory and an address decoder. The data receiver receives a first single data rate data from a controller via a common bus according to a clock, and receives a double data rate data from the controller via the common bus according to a data strobe signal from the controller. The address decoder decodes the first single data rate data to obtain an address of the memory. The data receiver stores the double data rate data into the address of the memory.

摘要翻译： 提供双倍数据速率伪SRAM（DDR PSRAM）。 DDR PSRAM包括数据接收器，存储器和地址解码器。 数据接收器根据时钟通过公共总线从控制器接收第一单个数据速率数据，并且根据来自控制器的数据选通信号经由公共总线从控制器接收双数据速率数据。 地址解码器解码第一单个数据速率数据以获得存储器的地址。 数据接收器将双倍数据速率数据存储到存储器的地址中。

公开(公告)号：US08971378B2

公开(公告)日：2015-03-03

申请号：US13308559

申请日：2011-12-01

申请人： Li-Chun Tu ,  Chia-Hao Yang ,  Tsung-Huang Chen

发明人： Li-Chun Tu ,  Chia-Hao Yang ,  Tsung-Huang Chen

IPC分类号： H04B1/00 ,  H04B1/40

CPC分类号： H04B1/40

摘要： A wireless communication device including an integrated processing circuit and a first memory is provided. The integrated processing circuit includes a processing unit capable of processing a wireless communication signal and a radio frequency (RF) unit capable of performing a conversion between a radio frequency (RF) signal and a baseband signal, wherein the wireless communication signal is one of the RF signal and the baseband signal. The first memory is coupled to the integrated processing circuit. The first memory is capable of storing data used by the processing unit, wherein the integrated processing circuit and the first memory are packaged in a single semiconductor package.

摘要翻译： 提供一种包括集成处理电路和第一存储器的无线通信装置。 集成处理电路包括能够处理无线通信信号的处理单元和能够执行射频（RF）信号和基带信号之间的转换的射频（RF）单元，其中无线通信信号是 RF信号和基带信号。 第一存储器耦合到集成处理电路。 第一存储器能够存储由处理单元使用的数据，其中集成处理电路和第一存储器封装在单个半导体封装中。

公开(公告)号：US08593902B2

公开(公告)日：2013-11-26

申请号：US13311352

申请日：2011-12-05

申请人： Chih-Hsin Lin ,  Tsung-Huang Chen ,  Bing-Shiun Wang ,  Jen-Pin Su

发明人： Chih-Hsin Lin ,  Tsung-Huang Chen ,  Bing-Shiun Wang ,  Jen-Pin Su

IPC分类号： G11C8/16 ,  G11C7/10

CPC分类号： G11C7/1072 ,  G11C7/1045 ,  G11C7/1066

摘要： A controller for a DDR PSRAM is provided. The controller includes a single rate processing unit, a double rate processing unit and a selector. The signal rate processing unit obtains a single data rate data according to a first data and a first clock. The double rate processing unit obtains a double data rate data according to a second data and a second clock that is two times the frequency of the first clock. The selector selectively provides any of the single data rate data and the double data rate data to the DDR PSRAM via a common bus according to a control signal.

摘要翻译： 提供了一个用于DDR PSRAM的控制器。 控制器包括单速率处理单元，双速率处理单元和选择器。 信号速率处理单元根据第一数据和第一时钟获得单个数据速率数据。 双速率处理单元根据第二数据和第二时钟的二倍于第一时钟的频率获得双倍数据速率数据。 选择器根据控制信号通过公共总线选择性地将任何单个数据速率数据和双倍数据速率数据提供给DDR PSRAM。

公开(公告)号：US20130058174A1

公开(公告)日：2013-03-07

申请号：US13311352

申请日：2011-12-05

申请人： Chih-Hsin LIN ,  Tsung-Huang CHEN ,  Bing-Shiun WANG ,  Jen-Pin SU

发明人： Chih-Hsin LIN ,  Tsung-Huang CHEN ,  Bing-Shiun WANG ,  Jen-Pin SU

IPC分类号： G11C8/18

CPC分类号： G11C7/1072 ,  G11C7/1045 ,  G11C7/1066

摘要： A controller for a DDR PSRAM is provided. The controller includes a single rate processing unit, a double rate processing unit and a selector. The signal rate processing unit obtains a single data rate data according to a first data and a first clock. The double rate processing unit obtains a double data rate data according to a second data and a second clock that is two times the frequency of the first clock. The selector selectively provides any of the single data rate data and the double data rate data to the DDR PSRAM via a common bus according to a control signal.

摘要翻译： 提供了一个用于DDR PSRAM的控制器。 控制器包括单速率处理单元，双速率处理单元和选择器。 信号速率处理单元根据第一数据和第一时钟获得单个数据速率数据。 双速率处理单元根据第二数据和第二时钟的二倍于第一时钟的频率获得双倍数据速率数据。 选择器根据控制信号通过公共总线选择性地将任何单个数据速率数据和双倍数据速率数据提供给DDR PSRAM。

公开(公告)号：US20120207191A1

公开(公告)日：2012-08-16

申请号：US13308559

申请日：2011-12-01

申请人： Li-Chun Tu ,  Chia-Hao Yang ,  Tsung-Huang Chen

发明人： Li-Chun Tu ,  Chia-Hao Yang ,  Tsung-Huang Chen

IPC分类号： H04L27/00 ,  H04B1/713 ,  H04B17/00

CPC分类号： H04B1/40

摘要： A wireless communication device including an integrated processing circuit and a first memory is provided. The integrated processing circuit includes a processing unit capable of processing a wireless communication signal and a radio frequency (RF) unit capable of performing a conversion between a radio frequency (RF) signal and a baseband signal, wherein the wireless communication signal is one of the RF signal and the baseband signal. The first memory is coupled to the integrated processing circuit. The first memory is capable of storing data used by the processing unit, wherein the integrated processing circuit and the first memory are packaged in a single semiconductor package.

摘要翻译： 提供一种包括集成处理电路和第一存储器的无线通信装置。 集成处理电路包括能够处理无线通信信号的处理单元和能够执行射频（RF）信号和基带信号之间的转换的射频（RF）单元，其中无线通信信号是 RF信号和基带信号。 第一存储器耦合到集成处理电路。 第一存储器能够存储由处理单元使用的数据，其中集成处理电路和第一存储器封装在单个半导体封装中。