利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

18 条记录 (耗时 0.056 秒)

    METHOD OF FORMING MINUTE PATTERNS IN SEMICONDUCTOR DEVICE USING DOUBLE PATTERNING
    2.
    发明申请
    METHOD OF FORMING MINUTE PATTERNS IN SEMICONDUCTOR DEVICE USING DOUBLE PATTERNING 有权
    使用双重图案在半导体器件中形成分钟图案的方法

    公开(公告)号：US20110034030A1

    公开(公告)日：2011-02-10

    申请号：US12905318

    申请日：2010-10-15

    申请人： Sang-yong Park ,  Jae-kwan Park ,  Yong-sik Yim ,  Jaw-hwang Sim

    发明人： Sang-yong Park ,  Jae-kwan Park ,  Yong-sik Yim ,  Jaw-hwang Sim

    IPC分类号： H01L21/302

    CPC分类号： H01L21/0337 ,  H01L21/0338 ,  H01L21/31144 ,  H01L21/32139

    摘要： A method of forming minute patterns in a semiconductor device, and more particularly, a method of forming minute patterns in a semiconductor device having an even number of insert patterns between basic patterns by double patterning including insert patterns between a first basic pattern and a second basic pattern which are transversely separated from each other on a semiconductor substrate, wherein a first insert pattern and a second insert pattern are alternately repeated to form the insert patterns, the method includes the operation of performing a partial etching toward the second insert pattern adjacent to the second basic pattern, or the operation of forming a shielding layer pattern, thereby forming the even number of insert patterns.

    摘要翻译： 更具体地，涉及一种在半导体器件中形成微小图案的方法，更具体地，涉及通过双重图案形成在基底图案之间具有偶数个插入图案的半导体器件中的微小图案的方法，包括在第一基本图案和第二基底图案之间的插入图案 在半导体基板上横向分离的图案，其中交替地重复第一插入图案和第二插入图案以形成插入图案，该方法包括对与第二插入图案相邻的第二插入图案进行部分蚀刻的操作 第二基本图案或形成屏蔽层图案的操作，从而形成偶数个插入图案。

    Non-volatile memory device having a metal-oxide-nitride-oxide-semiconductor gate structure
    3.
    发明授权
    Non-volatile memory device having a metal-oxide-nitride-oxide-semiconductor gate structure 有权
    具有金属氧化物 - 氮化物 - 氧化物半导体栅极结构的非易失性存储器件

    公开(公告)号：US06750525B2

    公开(公告)日：2004-06-15

    申请号：US10099581

    申请日：2002-03-15

    申请人： Yong-Sik Yim ,  Jung-Dal Choi ,  Hong-Suk Kwack ,  You-Cheol Shin

    发明人： Yong-Sik Yim ,  Jung-Dal Choi ,  Hong-Suk Kwack ,  You-Cheol Shin

    IPC分类号： H01L2900

    CPC分类号： H01L27/11526 ,  H01L27/105 ,  H01L27/11529 ,  H01L29/792

    摘要： A non-volatile memory device having a MONOS (Metal-oxide-nitride-oxide-semiconductor) gate structure is provided. This device includes a selection transistor and a cell transistor including a cell gate insulation layer formed in a cell array area and a low-voltage MOS transistor having a low-voltage gate insulation layer and a high-voltage MOS transistor having a high-voltage gate insulation layer formed in a peripheral circuit area. The low-voltage gate insulation layer is thinner than the high-voltage gate insulation layer. The low-voltage gate insulation layer can also be thinner than the equivalent thickness of the cell gate insulation layer.

    摘要翻译： 提供具有MONOS（金属氧化物 - 氮化物 - 氧化物半导体）栅极结构的非易失性存储器件。 该器件包括选择晶体管和包括形成在单元阵列区域中的单元栅极绝缘层和具有低压栅极绝缘层的低压MOS晶体管和具有高压栅极的高压MOS晶体管的单元晶体管 绝缘层形成在外围电路区域中。 低压栅极绝缘层比高压栅极绝缘层薄。 低压栅极绝缘层也可以比单元栅极绝缘层的等效厚度薄。

    Method of forming minute patterns in semiconductor device using double patterning
    5.
    发明申请
    Method of forming minute patterns in semiconductor device using double patterning 有权
    使用双重图案化在半导体器件中形成微小图案的方法

    公开(公告)号：US20090286404A1

    公开(公告)日：2009-11-19

    申请号：US12453307

    申请日：2009-05-06

    申请人： Sang-yong Park ,  Jae-kwan Park ,  Yong-sik Yim ,  Jae-Hwang Sim

    发明人： Sang-yong Park ,  Jae-kwan Park ,  Yong-sik Yim ,  Jae-Hwang Sim

    IPC分类号： H01L21/311

    CPC分类号： H01L21/0337 ,  H01L21/0338 ,  H01L21/31144 ,  H01L21/32139

    摘要： A method of forming minute patterns in a semiconductor device, and more particularly, a method of forming minute patterns in a semiconductor device having an even number of insert patterns between basic patterns by double patterning including insert patterns between a first basic pattern and a second basic pattern which are transversely separated from each other on a semiconductor substrate, wherein a first insert pattern and a second insert pattern are alternately repeated to form the insert patterns, the method includes the operation of performing a partial etching toward the second insert pattern adjacent to the second basic pattern, or the operation of forming a shielding layer pattern, thereby forming the even number of insert patterns.

    摘要翻译： 更具体地，涉及一种在半导体器件中形成微小图案的方法，更具体地，涉及通过双重图案形成在基底图案之间具有偶数个插入图案的半导体器件中的微小图案的方法，包括在第一基本图案和第二基底图案之间的插入图案 在半导体基板上横向分离的图案，其中交替地重复第一插入图案和第二插入图案以形成插入图案，该方法包括对与第二插入图案相邻的第二插入图案进行部分蚀刻的操作 第二基本图案或形成屏蔽层图案的操作，从而形成偶数个插入图案。

    Semiconductor devices having a convex active region and methods of forming the same
    6.
    发明申请
    Semiconductor devices having a convex active region and methods of forming the same 有权
    具有凸起的有源区的半导体器件及其形成方法

    公开(公告)号：US20080057644A1

    公开(公告)日：2008-03-06

    申请号：US11642198

    申请日：2006-12-20

    申请人： Dong-Hwa Kwak ,  Jae-Kwan Park ,  Yong-Sik Yim ,  Won-Cheol Jeong ,  Jae-Hwang Sim

    发明人： Dong-Hwa Kwak ,  Jae-Kwan Park ,  Yong-Sik Yim ,  Won-Cheol Jeong ,  Jae-Hwang Sim

    IPC分类号： H01L21/336

    CPC分类号： H01L27/105 ,  H01L21/76224 ,  H01L21/823431 ,  H01L21/823481 ,  H01L27/11568 ,  H01L27/11573 ,  H01L29/66795 ,  H01L29/7853 ,  H01L29/7854

    摘要： Methods of forming a semiconductor device include forming a trench mask pattern on a semiconductor substrate having active regions and device isolation regions. A thermal oxidation process is performed using the trench mask pattern as a diffusion mask to form a thermal oxide layer defining a convex upper surface of the active regions. The thermal oxide layer and the semiconductor substrate are etched using the trench mask pattern as an etch mask to form trenches defining convex upper surfaces of the active regions. The trench mask pattern is removed to expose the convex upper surfaces of the active regions. Gate patterns are formed extending over the active regions.

    摘要翻译： 形成半导体器件的方法包括在具有有源区和器件隔离区的半导体衬底上形成沟槽掩模图案。 使用沟槽掩模图案作为扩散掩模进行热氧化处理，以形成限定有源区的凸上表面的热氧化层。 使用沟槽掩模图案作为蚀刻掩模蚀刻热氧化物层和半导体衬底，以形成限定有源区的凸上表面的沟槽。 去除沟槽掩模图案以露出活性区域的凸上表面。 形成在有源区域上延伸的栅极图案。

    Nand-type flash memory device and method of forming the same
    7.
    发明授权
    Nand-type flash memory device and method of forming the same 失效
    Nand型闪存器件及其形成方法

    公开(公告)号：US06576513B2

    公开(公告)日：2003-06-10

    申请号：US10272972

    申请日：2002-10-16

    申请人： Yong-Sik Yim ,  Jung-Dal Choi

    发明人： Yong-Sik Yim ,  Jung-Dal Choi

    IPC分类号： H01L218247

    CPC分类号： H01L27/11521 ,  H01L27/115

    摘要： A NAND-type flash memory device for preventing punchthrough and a method for forming the same are provided. The NAND-type flash memory device includes a string selection transistor, a plurality of cell memory transistors, and a ground selection transistor being sequentially connected in series. The device further includes a bitline contact connected to a drain region of the string selection transistor, and a common source line connected to a source region of the ground selection transistor. Impurities are heavily doped to a drain-to-channel interface in the string selection transistor and a channel-to-source interface in the ground selection transistor, forming pockets for preventing punchthrough. The pockets are preferably formed using a tilted ion implantation using the vertical gate structures as masks.

    摘要翻译： 提供了一种用于防止穿透的NAND型闪存器件及其形成方法。 NAND型闪速存储器件包括串联选择晶体管，多个单元存储晶体管和接地选择晶体管，其串联连接。 该器件还包括连接到串选择晶体管的漏极区的位线接点和连接到接地选择晶体管的源极区的公共源极线。 杂质被重掺杂到串选择晶体管中的漏极至沟道界面以及接地选择晶体管中的沟道到源极接口，形成用于防止穿透的凹穴。 凹穴优选使用垂直栅极结构作为掩模使用倾斜离子注入形成。

    Method of forming minute patterns in semiconductor device using double patterning
    8.
    发明授权
    Method of forming minute patterns in semiconductor device using double patterning 有权
    使用双重图案化在半导体器件中形成微小图案的方法

    公开(公告)号：US08114778B2

    公开(公告)日：2012-02-14

    申请号：US12905318

    申请日：2010-10-15

    申请人： Sang-yong Park ,  Jae-kwan Park ,  Yong-sik Yim ,  Jae-hwang Sim

    发明人： Sang-yong Park ,  Jae-kwan Park ,  Yong-sik Yim ,  Jae-hwang Sim

    IPC分类号： H01L21/311

    CPC分类号： H01L21/0337 ,  H01L21/0338 ,  H01L21/31144 ,  H01L21/32139

    摘要： A method of forming minute patterns in a semiconductor device, and more particularly, a method of forming minute patterns in a semiconductor device having an even number of insert patterns between basic patterns by double patterning including insert patterns between a first basic pattern and a second basic pattern which are transversely separated from each other on a semiconductor substrate, wherein a first insert pattern and a second insert pattern are alternately repeated to form the insert patterns, the method includes the operation of performing a partial etching toward the second insert pattern adjacent to the second basic pattern, or the operation of forming a shielding layer pattern, thereby forming the even number of insert patterns.

    摘要翻译： 更具体地，涉及一种在半导体器件中形成微小图案的方法，更具体地，涉及通过双重图案形成在基底图案之间具有偶数个插入图案的半导体器件中的微小图案的方法，包括在第一基本图案和第二基底图案之间的插入图案 在半导体基板上横向分离的图案，其中交替地重复第一插入图案和第二插入图案以形成插入图案，该方法包括对与第二插入图案相邻的第二插入图案进行部分蚀刻的操作 第二基本图案或形成屏蔽层图案的操作，从而形成偶数个插入图案。

    SEMICONDUCTOR DEVICES HAVING A CONVEX ACTIVE REGION
    9.
    发明申请
    SEMICONDUCTOR DEVICES HAVING A CONVEX ACTIVE REGION 审中-公开
    具有凸起活动区域的半导体器件

    公开(公告)号：US20090236651A1

    公开(公告)日：2009-09-24

    申请号：US12463545

    申请日：2009-05-11

    申请人： Dong Hwa Kwak ,  Jae-Kwan Park ,  Yong-Sik Yim ,  Won-Cheol Jeong ,  Jae-Hwang Sim

    发明人： Dong Hwa Kwak ,  Jae-Kwan Park ,  Yong-Sik Yim ,  Won-Cheol Jeong ,  Jae-Hwang Sim

    IPC分类号： H01L27/105 ,  H01L29/788

    CPC分类号： H01L27/105 ,  H01L21/76224 ,  H01L21/823431 ,  H01L21/823481 ,  H01L27/11568 ,  H01L27/11573 ,  H01L29/66795 ,  H01L29/7853 ,  H01L29/7854

    摘要： Methods of forming a semiconductor device include forming a trench mask pattern on a semiconductor substrate having active regions and device isolation regions. A thermal oxidation process is performed using the trench mask pattern as a diffusion mask to form a thermal oxide layer defining a convex upper surface of the active regions. The thermal oxide layer and the semiconductor substrate are etched using the trench mask pattern as an etch mask to form trenches defining convex upper surfaces of the active regions. The trench mask pattern is removed to expose the convex upper surfaces of the active regions. Gate patterns are formed extending over the active regions.

    摘要翻译： 形成半导体器件的方法包括在具有有源区和器件隔离区的半导体衬底上形成沟槽掩模图案。 使用沟槽掩模图案作为扩散掩模进行热氧化处理，以形成限定有源区的凸上表面的热氧化层。 使用沟槽掩模图案作为蚀刻掩模蚀刻热氧化物层和半导体衬底，以形成限定有源区的凸上表面的沟槽。 去除沟槽掩模图案以露出活性区域的凸上表面。 形成在有源区域上延伸的栅极图案。

    Semiconductor devices having a convex active region and methods of forming the same
    10.
    发明授权
    Semiconductor devices having a convex active region and methods of forming the same 有权
    具有凸起的有源区的半导体器件及其形成方法

    公开(公告)号：US07544565B2

    公开(公告)日：2009-06-09

    申请号：US11642198

    申请日：2006-12-20

    申请人： Dong-Hwa Kwak ,  Jae-Kwan Park ,  Yong-Sik Yim ,  Won-Cheol Jeong ,  Jae-Hwang Sim

    发明人： Dong-Hwa Kwak ,  Jae-Kwan Park ,  Yong-Sik Yim ,  Won-Cheol Jeong ,  Jae-Hwang Sim

    IPC分类号： H01L21/8247

    CPC分类号： H01L27/105 ,  H01L21/76224 ,  H01L21/823431 ,  H01L21/823481 ,  H01L27/11568 ,  H01L27/11573 ,  H01L29/66795 ,  H01L29/7853 ,  H01L29/7854

    摘要： Methods of forming a semiconductor device include forming a trench mask pattern on a semiconductor substrate having active regions and device isolation regions. A thermal oxidation process is performed using the trench mask pattern as a diffusion mask to form a thermal oxide layer defining a convex upper surface of the active regions. The thermal oxide layer and the semiconductor substrate are etched using the trench mask pattern as an etch mask to form trenches defining convex upper surfaces of the active regions. The trench mask pattern is removed to expose the convex upper surfaces of the active regions. Gate patterns are formed extending over the active regions.

    摘要翻译： 形成半导体器件的方法包括在具有有源区和器件隔离区的半导体衬底上形成沟槽掩模图案。 使用沟槽掩模图案作为扩散掩模进行热氧化处理，以形成限定有源区的凸上表面的热氧化层。 使用沟槽掩模图案作为蚀刻掩模蚀刻热氧化物层和半导体衬底，以形成限定有源区的凸上表面的沟槽。 去除沟槽掩模图案以露出活性区域的凸上表面。 形成在有源区域上延伸的栅极图案。