公开(公告)号：US09773557B2

公开(公告)日：2017-09-26

申请号：US12552027

申请日：2009-09-01

申请人： Akio Goto ,  Chi-Kong Lee ,  Masayuki Urabe

发明人： Akio Goto ,  Chi-Kong Lee ,  Masayuki Urabe

IPC分类号： G06F12/00 ,  G06F13/00 ,  G06F13/28 ,  G11C16/10 ,  G11C7/10

CPC分类号： G11C16/10 ,  G11C7/10 ,  G11C2207/2245 ,  G11C2216/14

摘要： Systems, methods and computer program products for programming data into a multi-plane memory device employ a multi-plane data order. To allow multiple data pages to be programmed without a need to increase the size of page buffers, in some implementations, a data transfer scheme at which the data pages are programmed can be manipulated. Specifically, data across all channels can first be programmed into a first plane of the multi-plane flash memory device in parallel. While the data transfer program operation is in progress, data to be programmed into a succeeding plane (e.g., plane “1”) can be read into and cached in one or more page buffers. After the data transfer program for the first plane is complete, data cached in the page buffers can be immediately latched and programmed into the multi-plane flash memory device.

公开(公告)号：US08438356B2

公开(公告)日：2013-05-07

申请号：US12241000

申请日：2008-09-29

申请人： Tony Yoon ,  Akio Goto ,  Chi Kong Lee ,  Masayuki Urabe

发明人： Tony Yoon ,  Akio Goto ,  Chi Kong Lee ,  Masayuki Urabe

IPC分类号： G06F12/00

CPC分类号： G06F12/0246 ,  G06F3/0601 ,  G06F3/0602 ,  G06F3/0604 ,  G06F3/0605 ,  G06F3/061 ,  G06F3/0622 ,  G06F3/0628 ,  G06F3/0653 ,  G06F3/0659 ,  G06F13/1689

摘要： Methods, systems and computer program products for implementing a polling process among one or more flash memory devices are described. In some implementations, the polling process may include sending a read status command to a flash memory device to detect the ready or busy state of the flash memory device. A status register may be included in the flash memory device for storing a status signal indicating an execution state of a write (or erase) operation. A solid state drive system may perform the polling process by reading the status register of the flash memory device.

摘要翻译： 描述了用于在一个或多个闪存设备之间实现轮询过程的方法，系统和计算机程序产品。 在一些实现中，轮询过程可以包括向闪存设备发送读取状态命令以检测闪存设备的就绪或忙碌状态。 闪存装置中可以包括状态寄存器，用于存储指示写入（或擦除）操作的执行状态的状态信号。 固态驱动系统可以通过读取闪速存储器件的状态寄存器来执行轮询过程。

公开(公告)号：US20100058003A1

公开(公告)日：2010-03-04

申请号：US12552027

申请日：2009-09-01

申请人： Akio Goto ,  Chi Kong Lee ,  Masayuki Urabe

发明人： Akio Goto ,  Chi Kong Lee ,  Masayuki Urabe

IPC分类号： G06F12/00

CPC分类号： G11C16/10 ,  G11C7/10 ,  G11C2207/2245 ,  G11C2216/14

摘要： Systems, methods and computer program products for programming data into a multi-plane memory device employ a multi-plane data order. To allow multiple data pages to be programmed without a need to increase the size of page buffers, in some implementations, a data transfer scheme at which the data pages are programmed can be manipulated. Specifically, data across all channels can first be programmed into a first plane of the multi-plane flash memory device in parallel. While the data transfer program operation is in progress, data to be programmed into a succeeding plane (e.g., plane “1”) can be read into and cached in one or more page buffers. After the data transfer program for the first plane is complete, data cached in the page buffers can be immediately latched and programmed into the multi-plane flash memory device.

摘要翻译： 用于将数据编程到多平面存储器件中的系统，方法和计算机程序产品采用多平面数据顺序。 为了允许编程多个数据页，而不需要增加页缓冲器的大小，在一些实现中，可以操纵数据页被编程的数据传输方案。 具体来说，所有通道的数据可以首先被并行编程到多平面闪速存储器件的第一平面中。 在进行数据传送程序操作的同时，要编程到后续平面（例如，平面“1”）中的数据可被读入并缓存在一个或多个页面缓冲器中。 在第一个平面的数据传输程序完成后，缓存在页面缓冲区中的数据可以立即锁存并编程到多平面闪存设备中。

公开(公告)号：US20090089492A1

公开(公告)日：2009-04-02

申请号：US12241000

申请日：2008-09-29

申请人： Tony Yoon ,  Akio Goto ,  Chi Kong Lee ,  Masayuki Urabe

发明人： Tony Yoon ,  Akio Goto ,  Chi Kong Lee ,  Masayuki Urabe

IPC分类号： G06F12/02 ,  G06F12/00

CPC分类号： G06F12/0246 ,  G06F3/0601 ,  G06F3/0602 ,  G06F3/0604 ,  G06F3/0605 ,  G06F3/061 ,  G06F3/0622 ,  G06F3/0628 ,  G06F3/0653 ,  G06F3/0659 ,  G06F13/1689

摘要： Methods, systems and computer program products for implementing a polling process among one or more flash memory devices are described. In some implementations, the polling process may include sending a read status command to a flash memory device to detect the ready or busy state of the flash memory device. A status register may be included in the flash memory device for storing a status signal indicating an execution state of a write (or erase) operation. A solid state drive system may perform the polling process by reading the status register of the flash memory device.

摘要翻译： 描述了用于在一个或多个闪存设备之间实现轮询过程的方法，系统和计算机程序产品。 在一些实现中，轮询过程可以包括向闪存设备发送读取状态命令以检测闪存设备的就绪或忙碌状态。 闪存装置中可以包括状态寄存器，用于存储指示写入（或擦除）操作的执行状态的状态信号。 固态驱动系统可以通过读取闪速存储器件的状态寄存器来执行轮询过程。

公开(公告)号：US20080010576A1

公开(公告)日：2008-01-10

申请号：US11818830

申请日：2007-06-15

申请人： Masayuki Urabe ,  Akio Goto

发明人： Masayuki Urabe ,  Akio Goto

IPC分类号： G01R31/28 ,  G06F11/00

CPC分类号： G01R31/3016 ,  G01R31/31715

摘要： A semiconductor device that includes a module under test that is integrated with the semiconductor device, that receives an input signal from a test module, and that provides an output signal to at least one output terminal based on the input signal. An error detecting module is integrated with the semiconductor device, samples values of the output signal, and outputs the sampled values to the test module.

摘要翻译： 一种半导体器件，包括与半导体器件集成的被测量模块，其接收来自测试模块的输入信号，并且基于输入信号将输出信号提供给至少一个输出端子。 误差检测模块与半导体器件集成，输出信号的采样值，并将采样值输出到测试模块。

公开(公告)号：US20100153801A1

公开(公告)日：2010-06-17

申请号：US12714833

申请日：2010-03-01

申请人： Masayuki Urabe ,  Akio Goto

发明人： Masayuki Urabe ,  Akio Goto

IPC分类号： G01R31/3177 ,  G06F11/25

CPC分类号： G01R31/3016 ,  G01R31/31715

摘要： A semiconductor device that includes a module under test that is integrated with the semiconductor device, that receives an input signal from a test module, and that provides an output signal to at least one output terminal based on the input signal. An error detecting module is integrated with the semiconductor device, samples values of the output signal, and outputs the sampled values to the test module.

摘要翻译： 一种半导体器件，包括与半导体器件集成的被测量模块，其接收来自测试模块的输入信号，并且基于输入信号将输出信号提供给至少一个输出端子。 误差检测模块与半导体器件集成，输出信号的采样值，并将采样值输出到测试模块。

公开(公告)号：US08214706B2

公开(公告)日：2012-07-03

申请号：US12714833

申请日：2010-03-01

申请人： Masayuki Urabe ,  Akio Goto

发明人： Masayuki Urabe ,  Akio Goto

IPC分类号： G06F11/00

CPC分类号： G01R31/3016 ,  G01R31/31715

摘要： A semiconductor device including an electronic circuit, a memory, and an error detecting module. The electronic circuit is configured to receive an input signal having been generated by a test module, and generate an output signal based on the input signal. The memory is configured to store a predetermined output value that is expected to be output from the electronic circuit based on the electronic receiving the input signal, wherein the predetermined output value is stored in the memory prior to the input signal being generated by the test module. The error detecting module is configured to (i) generate a sample value of the output signal, (ii) compare the sample value of the output signal to the predetermined output value stored in the memory, and (iii) generate a result signal that indicates whether the sample value of the output signal matches the predetermined output value.

摘要翻译： 一种包括电子电路，存储器和错误检测模块的半导体器件。 电子电路被配置为接收由测试模块产生的输入信号，并且基于输入信号生成输出信号。 存储器被配置为存储预期从电子电路输出的预定输出值，其基于电子接收输入信号，其中在由测试模块生成的输入信号之前将预定输出值存储在存储器中 。 误差检测模块被配置为（i）产生输出信号的采样值，（ii）将输出信号的采样值与存储在存储器中的预定输出值进行比较，以及（iii）产生指示 输出信号的采样值是否与预定的输出值相匹配。

公开(公告)号：US07673207B2

公开(公告)日：2010-03-02

申请号：US11818830

申请日：2007-06-15

申请人： Masayuki Urabe ,  Akio Goto

发明人： Masayuki Urabe ,  Akio Goto

IPC分类号： G06F11/00

CPC分类号： G01R31/3016 ,  G01R31/31715

摘要： A semiconductor device that includes a module under test that is integrated with the semiconductor device, that receives an input signal from a test module, and that provides an output signal to at least one output terminal based on the input signal. An error detecting module is integrated with the semiconductor device, samples values of the output signal, and outputs the sampled values to the test module.

摘要翻译： 一种半导体器件，包括与半导体器件集成的被测量模块，其接收来自测试模块的输入信号，并且基于输入信号将输出信号提供给至少一个输出端子。 误差检测模块与半导体器件集成，输出信号的采样值，并将采样值输出到测试模块。

公开(公告)号：US07433218B1

公开(公告)日：2008-10-07

申请号：US11184753

申请日：2005-07-19

申请人： Masayuki Urabe

发明人： Masayuki Urabe

IPC分类号： G11C15/00

CPC分类号： G06F13/28 ,  G06F3/0601 ,  G06F12/0804 ,  G06F12/0866 ,  G06F2003/0692 ,  G06F2212/2022 ,  Y02D10/13 ,  Y02D10/14

摘要： A device is fabricated on a flash process semiconductor die. The device includes main memory to store processor information. A cache memory caches a portion of the processor information. A cache controller controls the cache memory. A device interface communicates the processor information to another semiconductor die. Control logic controls the device interface.

摘要翻译： 在闪光处理半导体芯片上制造器件。 该设备包括用于存储处理器信息的主存储器。 缓存存储器缓存处理器信息的一部分。 高速缓存控制器控制高速缓冲存储器。 设备接口将处理器信息传送到另一半导体管芯。 控制逻辑控制设备接口。

公开(公告)号：US07483284B1

公开(公告)日：2009-01-27

申请号：US11070622

申请日：2005-03-02

申请人： Masayuki Urabe

发明人： Masayuki Urabe

IPC分类号： G11C15/00

CPC分类号： G06F13/28 ,  G06F3/0601 ,  G06F12/0804 ,  G06F12/0866 ,  G06F2003/0692 ,  G06F2212/2022 ,  Y02D10/13 ,  Y02D10/14

摘要： A device is fabricated on a flash process semiconductor die. The device includes main memory to store processor information. A cache memory caches a portion of the processor information. A cache controller controls the cache memory. A device interface communicates the processor information to another semiconductor die. Control logic controls the device interface.

摘要翻译： 在闪光处理半导体芯片上制造器件。 该设备包括用于存储处理器信息的主存储器。 缓存存储器缓存处理器信息的一部分。 高速缓存控制器控制高速缓冲存储器。 设备接口将处理器信息传送到另一半导体管芯。 控制逻辑控制设备接口。