公开(公告)号：US08183626B2

公开(公告)日：2012-05-22

申请号：US13027097

申请日：2011-02-14

申请人： Chen-Liang Chu ,  Chun-Ting Liao ,  Tsung-Yi Huang ,  Fei-Yuh Chen

发明人： Chen-Liang Chu ,  Chun-Ting Liao ,  Tsung-Yi Huang ,  Fei-Yuh Chen

IPC分类号： H01L27/06

CPC分类号： H01L29/7833 ,  H01L29/4236 ,  H01L29/456 ,  H01L29/4933 ,  H01L29/665 ,  H01L29/66621 ,  H01L29/66659 ,  H01L29/7835

摘要： An integrated circuit structure includes a high-voltage well (HVW) region in a semiconductor substrate; a first double diffusion (DD) region in the HVW region; and a second DD region in the HVW region. The first DD region and the second DD region are spaced apart from each other by an intermediate portion of the HVW region. A recess extends from a top surface of the semiconductor substrate into the intermediate portion of the HVW region and the second DD region. A gate dielectric extends into the recess and covers a bottom of the recess. A gate electrode is over the gate dielectric. A first source/drain region is in the first DD region. A second source/drain region is in the second DD region.

摘要翻译： 集成电路结构包括半导体衬底中的高电压阱（HVW）区域; HVW区域中的第一双扩散（DD）区域; 和HVW区域中的第二DD区域。 第一DD区域和第二DD区域通过HVW区域的中间部分彼此间隔开。 凹部从半导体衬底的顶表面延伸到HVW区域和第二DD区域的中间部分。 栅极电介质延伸到凹部中并覆盖凹部的底部。 栅极电极在栅极电介质上方。 第一源/漏区在第一DD区。 第二个源极/漏极区域位于第二个DD区域。

公开(公告)号：US08377787B2

公开(公告)日：2013-02-19

申请号：US13155957

申请日：2011-06-08

申请人： Chen-Liang Chu ,  Chun-Ting Liao ,  Fei-Yuh Chen ,  Tsung-Yi Huang

发明人： Chen-Liang Chu ,  Chun-Ting Liao ,  Fei-Yuh Chen ,  Tsung-Yi Huang

IPC分类号： H01L21/336

CPC分类号： H01L29/0847 ,  H01L29/66659 ,  H01L29/7835

摘要： A semiconductor device is provided. In an embodiment, the device includes a substrate and a transistor formed on the semiconductor substrate. The transistor may include a gate structure, a source region, and a drain region. The drain region includes an alternating-doping profile region. The alternating-doping profile region may include alternating regions of high and low concentrations of a dopant. In an embodiment, the transistor is a high voltage transistor.

摘要翻译： 提供半导体器件。 在一个实施例中，该器件包括形成在半导体衬底上的衬底和晶体管。 晶体管可以包括栅极结构，源极区和漏极区。 漏极区域包括交替掺杂分布区域。 交变掺杂剖面区域可以包括掺杂剂的高浓度和低浓度的交替区域。 在一个实施例中，晶体管是高压晶体管。

公开(公告)号：US20110237041A1

公开(公告)日：2011-09-29

申请号：US13155957

申请日：2011-06-08

申请人： Chen-Liang Chu ,  Chun-Ting Liao ,  Fei-Yuh Chen ,  Tsung-Yi Huang

发明人： Chen-Liang Chu ,  Chun-Ting Liao ,  Fei-Yuh Chen ,  Tsung-Yi Huang

IPC分类号： H01L21/336

CPC分类号： H01L29/0847 ,  H01L29/66659 ,  H01L29/7835

摘要： A semiconductor device is provided. In an embodiment, the device includes a substrate and a transistor formed on the semiconductor substrate. The transistor may include a gate structure, a source region, and a drain region. The drain region includes an alternating-doping profile region. The alternating-doping profile region may include alternating regions of high and low concentrations of a dopant. In an embodiment, the transistor is a high voltage transistor.

摘要翻译： 提供半导体器件。 在一个实施例中，该器件包括形成在半导体衬底上的衬底和晶体管。 晶体管可以包括栅极结构，源极区和漏极区。 漏极区域包括交替掺杂分布区域。 交变掺杂剖面区域可以包括掺杂剂的高浓度和低浓度的交替区域。 在一个实施例中，晶体管是高压晶体管。

公开(公告)号：US07888734B2

公开(公告)日：2011-02-15

申请号：US12328277

申请日：2008-12-04

申请人： Chen-Liang Chu ,  Chun-Ting Liao ,  Tsung-Yi Huang ,  Fei-Yuh Chen

发明人： Chen-Liang Chu ,  Chun-Ting Liao ,  Tsung-Yi Huang ,  Fei-Yuh Chen

IPC分类号： H01L29/66

CPC分类号： H01L29/7833 ,  H01L29/4236 ,  H01L29/456 ,  H01L29/4933 ,  H01L29/665 ,  H01L29/66621 ,  H01L29/66659 ,  H01L29/7835

摘要： An integrated circuit structure includes a high-voltage well (HVW) region in a semiconductor substrate; a first double diffusion (DD) region in the HVW region; and a second DD region in the HVW region. The first DD region and the second DD region are spaced apart from each other by an intermediate portion of the HVW region. A recess extends from a top surface of the semiconductor substrate into the intermediate portion of the HVW region and the second DD region. A gate dielectric extends into the recess and covers a bottom of the recess. A gate electrode is over the gate dielectric. A first source/drain region is in the first DD region. A second source/drain region is in the second DD region.

摘要翻译： 集成电路结构包括半导体衬底中的高电压阱（HVW）区域; HVW区域中的第一双扩散（DD）区域; 和HVW区域中的第二DD区域。 第一DD区域和第二DD区域通过HVW区域的中间部分彼此间隔开。 凹部从半导体衬底的顶表面延伸到HVW区域和第二DD区域的中间部分。 栅极电介质延伸到凹部中并覆盖凹部的底部。 栅极电极在栅极电介质上方。 第一源/漏区在第一DD区。 第二个源极/漏极区域位于第二个DD区域。

公开(公告)号：US07977743B2

公开(公告)日：2011-07-12

申请号：US12392343

申请日：2009-02-25

申请人： Chen-Liang Chu ,  Chun-Ting Liao ,  Fei-Yuh Chen ,  Tsung-Yi Huang

发明人： Chen-Liang Chu ,  Chun-Ting Liao ,  Fei-Yuh Chen ,  Tsung-Yi Huang

IPC分类号： H01L29/06

CPC分类号： H01L29/0847 ,  H01L29/66659 ,  H01L29/7835

摘要： A semiconductor device is provided. In an embodiment, the device includes a substrate and a transistor formed on the substrate. The transistor may include a gate structure, a source region, and a drain region. The drain region includes an alternating-doping profile region. The alternating-doping profile region may include alternating regions of high and low concentrations of a dopant. In an embodiment, the transistor is a high voltage transistor.

摘要翻译： 提供半导体器件。 在一个实施例中，该器件包括衬底和形成在衬底上的晶体管。 晶体管可以包括栅极结构，源极区和漏极区。 漏极区域包括交替掺杂分布区域。 交变掺杂剖面区域可以包括掺杂剂的高浓度和低浓度的交替区域。 在一个实施例中，晶体管是高压晶体管。

公开(公告)号：US20100213542A1

公开(公告)日：2010-08-26

申请号：US12392343

申请日：2009-02-25

申请人： Chen-Liang Chu ,  Chun-Ting Liao ,  Fei-Yuh Chen ,  Tsung-Yi Huang

发明人： Chen-Liang Chu ,  Chun-Ting Liao ,  Fei-Yuh Chen ,  Tsung-Yi Huang

IPC分类号： H01L29/78

CPC分类号： H01L29/0847 ,  H01L29/66659 ,  H01L29/7835

摘要： A semiconductor device is provided. In an embodiment, the device includes a substrate and a transistor formed on the substrate. The transistor may include a gate structure, a source region, and a drain region. The drain region includes an alternating-doping profile region. The alternating-doping profile region may include alternating regions of high and low concentrations of a dopant. In an embodiment, the transistor is a high voltage transistor.

摘要翻译： 提供半导体器件。 在一个实施例中，该器件包括衬底和形成在衬底上的晶体管。 晶体管可以包括栅极结构，源极区和漏极区。 漏极区域包括交替掺杂分布区域。 交变掺杂剖面区域可以包括掺杂剂的高浓度和低浓度的交替区域。 在一个实施例中，晶体管是高压晶体管。

公开(公告)号：US20110163375A1

公开(公告)日：2011-07-07

申请号：US13027097

申请日：2011-02-14

申请人： Chen-Liang Chu ,  Chun-Ting Liao ,  Tsung-Yi Huang ,  Fei-Yuh Chen

发明人： Chen-Liang Chu ,  Chun-Ting Liao ,  Tsung-Yi Huang ,  Fei-Yuh Chen

IPC分类号： H01L29/78

CPC分类号： H01L29/7833 ,  H01L29/4236 ,  H01L29/456 ,  H01L29/4933 ,  H01L29/665 ,  H01L29/66621 ,  H01L29/66659 ,  H01L29/7835

摘要： An integrated circuit structure includes a high-voltage well (HVW) region in a semiconductor substrate; a first double diffusion (DD) region in the HVW region; and a second DD region in the HVW region. The first DD region and the second DD region are spaced apart from each other by an intermediate portion of the HVW region. A recess extends from a top surface of the semiconductor substrate into the intermediate portion of the HVW region and the second DD region. A gate dielectric extends into the recess and covers a bottom of the recess. A gate electrode is over the gate dielectric. A first source/drain region is in the first DD region. A second source/drain region is in the second DD region.

摘要翻译： 集成电路结构包括半导体衬底中的高电压阱（HVW）区域; HVW区域中的第一双扩散（DD）区域; 和HVW区域中的第二DD区域。 第一DD区域和第二DD区域通过HVW区域的中间部分彼此间隔开。 凹部从半导体衬底的顶表面延伸到HVW区域和第二DD区域的中间部分。 栅极电介质延伸到凹部中并覆盖凹部的底部。 栅极电极在栅极电介质上方。 第一源/漏区在第一DD区。 第二个源极/漏极区域位于第二个DD区域。

公开(公告)号：US20100140687A1

公开(公告)日：2010-06-10

申请号：US12328277

申请日：2008-12-04

申请人： Chen-Liang Chu ,  Chun-Ting Liao ,  Tsung-Yi Huang ,  Fei-Yuh Chen

发明人： Chen-Liang Chu ,  Chun-Ting Liao ,  Tsung-Yi Huang ,  Fei-Yuh Chen

IPC分类号： H01L27/06 ,  H01L29/78

CPC分类号： H01L29/7833 ,  H01L29/4236 ,  H01L29/456 ,  H01L29/4933 ,  H01L29/665 ,  H01L29/66621 ,  H01L29/66659 ,  H01L29/7835

摘要： An integrated circuit structure includes a high-voltage well (HVW) region in a semiconductor substrate; a first double diffusion (DD) region in the HVW region; and a second DD region in the HVW region. The first DD region and the second DD region are spaced apart from each other by an intermediate portion of the HVW region. A recess extends from a top surface of the semiconductor substrate into the intermediate portion of the HVW region and the second DD region. A gate dielectric extends into the recess and covers a bottom of the recess. A gate electrode is over the gate dielectric. A first source/drain region is in the first DD region. A second source/drain region is in the second DD region.

摘要翻译： 集成电路结构包括半导体衬底中的高电压阱（HVW）区域; HVW区域中的第一双扩散（DD）区域; 和HVW区域中的第二DD区域。 第一DD区域和第二DD区域通过HVW区域的中间部分彼此间隔开。 凹部从半导体衬底的顶表面延伸到HVW区域和第二DD区域的中间部分。 栅极电介质延伸到凹部中并覆盖凹部的底部。 栅极电极在栅极电介质上方。 第一源/漏区在第一DD区。 第二个源极/漏极区域位于第二个DD区域。

公开(公告)号：US09257421B2

公开(公告)日：2016-02-09

申请号：US14728189

申请日：2015-06-02

申请人： Tsung-Yi Huang ,  Kuo-Hsuan Lo ,  Wu-Te Weng

发明人： Tsung-Yi Huang ,  Kuo-Hsuan Lo ,  Wu-Te Weng

IPC分类号： H01L29/66 ,  H01L27/02 ,  H01L29/866 ,  H01L21/762

CPC分类号： H01L27/0255 ,  H01L21/76224 ,  H01L29/0649 ,  H01L29/66106 ,  H01L29/66136 ,  H01L29/861 ,  H01L29/866

摘要： The present invention discloses a transient voltage suppression (TVS) device and a manufacturing method thereof. The TVS device limits a voltage drop between two terminals thereof not to exceed a clamp voltage. The TVS device is formed in a stack substrate including a semiconductor substrate, a P-type first epitaxial layer, and a second epitaxial layer stacked in sequence. In the TVS device, a first PN diode is connected to a Zener diode in series, wherein the series circuit is surrounded by a first shallow trench isolation (STI) region; and a second PN diode is connected in parallel to the series circuit, wherein the second PN diode is surrounded by a second STI region. The first STI region and the second STI region both extend from an upper surface to the second epitaxial layer, but not to the first epitaxial layer.

摘要翻译： 本发明公开了一种瞬态电压抑制（TVS）装置及其制造方法。 TVS器件限制其两个端子之间的电压降不超过钳位电压。 TVS器件形成在堆叠衬底中，该衬底包括依次层叠的半导体衬底，P型第一外延层和第二外延层。 在TVS器件中，第一PN二极管串联连接到齐纳二极管，其中串联电路由第一浅沟槽隔离（STI）区域包围; 并且第二PN二极管与串联电路并联连接，其中第二PN二极管被第二STI区域包围。 第一STI区域和第​​二STI区域都从上表面延伸到第二外延层，而不是延伸到第一外延层。

公开(公告)号：US09245746B2

公开(公告)日：2016-01-26

申请号：US14048971

申请日：2013-10-08

申请人： Hung-Der Su ,  Chien-Wei Chiu ,  Tsung-Yi Huang

发明人： Hung-Der Su ,  Chien-Wei Chiu ,  Tsung-Yi Huang

IPC分类号： H01L29/66 ,  H01L21/02 ,  H01L29/78 ,  H01L29/12

CPC分类号： H01L29/205 ,  H01L21/02378 ,  H01L21/0242 ,  H01L21/0254 ,  H01L21/02664 ,  H01L21/30612 ,  H01L29/12 ,  H01L29/2003 ,  H01L29/7845 ,  H01L29/7849

摘要： The present invention discloses a semiconductor composite film with a heterojunction and a manufacturing method thereof. The semiconductor composite film includes: a semiconductor substrate; and a semiconductor epitaxial layer, which is formed on the semiconductor substrate, and it has a first surface and a second surface opposite to each other, wherein the heterojunction is formed between the first surface and the semiconductor substrate, and wherein the semiconductor epitaxial layer further includes at least one recess, which is formed by etching the semiconductor epitaxial layer from the second surface toward the first surface. The recess is for mitigating a strain in the semiconductor composite film.

摘要翻译： 本发明公开了一种具有异质结的半导体复合膜及其制造方法。 半导体复合膜包括：半导体衬底; 以及半导体外延层，其形成在所述半导体基板上，并且具有彼此相对的第一表面和第二表面，其中所述异质结形成在所述第一表面和所述半导体基板之间，并且其中所述半导体外延层进一步 包括通过从第二表面朝向第一表面蚀刻半导体外延层而形成的至少一个凹部。 该凹槽用于减轻半导体复合膜中的应变。