公开(公告)号：US07963153B2

公开(公告)日：2011-06-21

申请号：US11954858

申请日：2007-12-12

申请人： Chikuang Charles Wang ,  Biao Liu ,  Yuri S. Uritsky

发明人： Chikuang Charles Wang ,  Biao Liu ,  Yuri S. Uritsky

IPC分类号： G01B5/28

CPC分类号： G01Q60/32 ,  G01Q10/065

摘要： A method, a system and a computer readable medium for dynamic mode AFM amplitude versus distance curve acquisition. In an embodiment, a constant force feedback mechanism is enabled prior to the first time an AFM probe tip contacts a sample. The feedback mechanism setpoint is iteratively reduced while at least phase and amplitude of the probe tip are recorded as a function of the relative z-height of a cantilever coupled to the probe tip. The feedback mechanism setpoint may be repeatedly swept between upper and lower bounds to average out drift between the cantilever and sample. Upon detecting a threshold, an absolute tip-to-sample distance is determined and correlated to the relative z-heights. The amplitude and phase data recorded prior to tip-sample contact is then determined as a function of absolute tip-to-sample distance.

摘要翻译： 一种用于动态模式AFM幅度与距离曲线采集的方法，系统和计算机可读介质。 在一个实施例中，在第一次AFM探针尖端接触样品之前，能够使能恒力反馈机构。 反馈机构设定值被迭代地减少，而至少探针尖端的相位和幅度被记录为耦合到探针尖端的悬臂的相对z高度的函数。 反馈机制设定点可以在上限和下限之间重复扫描，以平均出悬臂与样品之间的漂移。 在检测到阈值时，确定绝对的尖端到样本的距离并将其与相对的z高度相关联。 然后确定尖端 - 样品接触之前记录的幅度和相位数据作为绝对尖端到样品距离的函数。

公开(公告)号：US20090139315A1

公开(公告)日：2009-06-04

申请号：US11954858

申请日：2007-12-12

申请人： Chikuang Charles Wang ,  Biao Liu ,  Yuri S. Uritsky

发明人： Chikuang Charles Wang ,  Biao Liu ,  Yuri S. Uritsky

IPC分类号： G12B21/08

CPC分类号： G01Q60/32 ,  G01Q10/065

摘要： A method, a system and a computer readable medium for dynamic mode AFM amplitude versus distance curve acquisition. In an embodiment, a constant force feedback mechanism is enabled prior to the first time an AFM probe tip contacts a sample. The feedback mechanism setpoint is iteratively reduced while at least phase and amplitude of the probe tip are recorded as a function of the relative z-height of a cantilever coupled to the probe tip. The feedback mechanism setpoint may be repeatedly swept between upper and lower bounds to average out drift between the cantilever and sample. Upon detecting a threshold, an absolute tip-to-sample distance is determined and correlated to the relative z-heights. The amplitude and phase data recorded prior to tip-sample contact is then determined as a function of absolute tip-to-sample distance.

摘要翻译： 一种用于动态模式AFM幅度与距离曲线采集的方法，系统和计算机可读介质。 在一个实施例中，在第一次AFM探针尖端接触样品之前，能够使能恒力反馈机构。 反馈机构设定值被迭代地减少，而至少探针尖端的相位和幅度被记录为耦合到探针尖端的悬臂的相对z高度的函数。 反馈机制设定点可以在上限和下限之间重复扫描，以平均出悬臂与样品之间的漂移。 在检测到阈值时，确定绝对的尖端到样本的距离并将其与相对的z高度相关联。 然后确定尖端 - 样品接触之前记录的幅度和相位数据作为绝对尖端到样品距离的函数。

公开(公告)号：US20080014759A1

公开(公告)日：2008-01-17

申请号：US11485546

申请日：2006-07-12

申请人： Thai Cheng Chua ,  Philip Allan Kraus ,  Christopher Sean Olsen ,  Cory Czarnik ,  Chikuang Charles Wang

发明人： Thai Cheng Chua ,  Philip Allan Kraus ,  Christopher Sean Olsen ,  Cory Czarnik ,  Chikuang Charles Wang

IPC分类号： H01L21/469

CPC分类号： H01L21/02337 ,  H01L21/02164 ,  H01L21/0217 ,  H01L21/02255 ,  H01L21/02266 ,  H01L21/02274 ,  H01L21/0228 ,  H01L21/28202 ,  H01L21/3145 ,  H01L29/518 ,  H01L29/66568 ,  H01L29/78

摘要： Methods for forming a gate dielectric layer on a substrate are provided. In one embodiment, the method includes forming a silicon oxide layer on a silicon substrate, depositing a silicon nitride layer on the silicon oxide layer by a thermal process, wherein the silicon oxide layer and the silicon nitride layer are utilized as a gate dielectric layer in a gate structure, and thermally annealing the substrate. In another embodiment, the method includes forming a silicon oxide layer on the silicon substrate with a thickness less than 15 Å, plasma treating the silicon oxide layer, depositing a silicon nitride layer on the silicon oxide layer with a thickness less than 15 Å by a thermal process, wherein the silicon oxide layer and the silicon nitride layer are utilized as a gate dielectric layer in a gate structure, plasma treating the silicon nitride layer; and thermally annealing the substrate.

摘要翻译： 提供了在基板上形成栅介质层的方法。 在一个实施例中，该方法包括在硅衬底上形成硅氧化物层，通过热处理在氧化硅层上沉积氮化硅层，其中氧化硅层和氮化硅层用作栅极电介质层 栅极结构，并对基板进行热退火。 在另一个实施例中，该方法包括在硅衬底上形成厚度小于等于的氧化硅层，等离子体处理氧化硅层，在氧化硅层上沉积厚度小于15埃的氮化硅层 热处理，其中氧化硅层和氮化硅层用作栅极结构中的栅极电介质层，等离子体处理氮化硅层; 并对衬底进行热退火。

公开(公告)号：US20080026553A1

公开(公告)日：2008-01-31

申请号：US11496411

申请日：2006-07-31

申请人： Thai Cheng Chua ,  Shankar Muthukrisnan ,  Johanes Swenberg ,  Shreyas Kher ,  Chikuang Charles Wang ,  Giuseppina Conti ,  Yuri Uritsky

发明人： Thai Cheng Chua ,  Shankar Muthukrisnan ,  Johanes Swenberg ,  Shreyas Kher ,  Chikuang Charles Wang ,  Giuseppina Conti ,  Yuri Uritsky

IPC分类号： H01L21/3205 ,  H01L21/31

CPC分类号： H01L21/3105 ,  H01L21/02046 ,  H01L21/02052 ,  H01L21/0217 ,  H01L21/022 ,  H01L21/02211 ,  H01L21/02238 ,  H01L21/02255 ,  H01L21/0228 ,  H01L21/02315 ,  H01L21/02337 ,  H01L21/28185 ,  H01L21/28202 ,  H01L21/3141 ,  H01L21/31662 ,  H01L21/3185 ,  H01L29/513

摘要： Methods for forming a integrated gate dielectric layer on a substrate are provided. In one embodiment, the method includes forming a silicon oxide layer on a substrate, plasma treating the silicon oxide layer, depositing a silicon nitride layer on the silicon oxide layer by an ALD process, and thermal annealing the substrate. In another embodiment, the method includes precleaning a substrate, forming a silicon oxide layer on the substrate, plasma treating the silicon oxide layer, depositing a silicon nitride layer on the silicon oxide layer by an ALD process, and thermal annealing the substrate, wherein the formed silicon oxide layer and the silicon nitride layer has a total thickness less than 30 Å utilized as a gate dielectric layer in a gate structure.

摘要翻译： 提供了在基板上形成集成栅电介质层的方法。 在一个实施例中，该方法包括在衬底上形成氧化硅层，等离子体处理氧化硅层，通过ALD工艺在氧化硅层上沉积氮化硅层，以及对衬底进行热退火。 在另一个实施例中，该方法包括预先清洗衬底，在衬底上形成氧化硅层，等离子体处理氧化硅层，通过ALD工艺在氧化硅层上沉积氮化硅层，以及对衬底进行热退火，其中 形成的氧化硅层，并且氮化硅层的总厚度小于作为栅极结构中的栅极介电层的厚度。

公开(公告)号：US07601648B2

公开(公告)日：2009-10-13

申请号：US11496411

申请日：2006-07-31

申请人： Thai Cheng Chua ,  Shankar Muthukrisnan ,  Johanes Swenberg ,  Shreyas Kher ,  Chikuang Charles Wang ,  Giuseppina Conti ,  Yuri Uritsky

发明人： Thai Cheng Chua ,  Shankar Muthukrisnan ,  Johanes Swenberg ,  Shreyas Kher ,  Chikuang Charles Wang ,  Giuseppina Conti ,  Yuri Uritsky

IPC分类号： H01L21/31

CPC分类号： H01L21/3105 ,  H01L21/02046 ,  H01L21/02052 ,  H01L21/0217 ,  H01L21/022 ,  H01L21/02211 ,  H01L21/02238 ,  H01L21/02255 ,  H01L21/0228 ,  H01L21/02315 ,  H01L21/02337 ,  H01L21/28185 ,  H01L21/28202 ,  H01L21/3141 ,  H01L21/31662 ,  H01L21/3185 ,  H01L29/513

摘要： Methods for forming a integrated gate dielectric layer on a substrate are provided. In one embodiment, the method includes forming a silicon oxide layer on a substrate, plasma treating the silicon oxide layer, depositing a silicon nitride layer on the silicon oxide layer by an ALD process, and thermal annealing the substrate. In another embodiment, the method includes precleaning a substrate, forming a silicon oxide layer on the substrate, plasma treating the silicon oxide layer, depositing a silicon nitride layer on the silicon oxide layer by an ALD process, and thermal annealing the substrate, wherein the formed silicon oxide layer and the silicon nitride layer has a total thickness less than 30 Å utilized as a gate dielectric layer in a gate structure.

摘要翻译： 提供了在基板上形成集成栅电介质层的方法。 在一个实施例中，该方法包括在衬底上形成氧化硅层，等离子体处理氧化硅层，通过ALD工艺在氧化硅层上沉积氮化硅层，以及对衬底进行热退火。 在另一个实施例中，该方法包括预先清洗衬底，在衬底上形成氧化硅层，等离子体处理氧化硅层，通过ALD工艺在氧化硅层上沉积氮化硅层，以及对衬底进行热退火，其中 形成的氧化硅层，并且氮化硅层的总厚度小于作为栅极结构中的栅极介电层的厚度。