公开(公告)号：US20110294287A1

公开(公告)日：2011-12-01

申请号：US13208772

申请日：2011-08-12

申请人： Chin-Hsiang Lin ,  Chia-Jung Hsu ,  Li-Wei Cheng ,  Hsien-Liang Meng ,  Ming-Te Wei ,  Che-Hua Hsu

发明人： Chin-Hsiang Lin ,  Chia-Jung Hsu ,  Li-Wei Cheng ,  Hsien-Liang Meng ,  Ming-Te Wei ,  Che-Hua Hsu

IPC分类号： H01L21/263

CPC分类号： H01L21/823835 ,  H01L21/28097 ,  H01L29/4975 ,  H01L29/517 ,  H01L29/665 ,  H01L29/66545

摘要： A method of manufacturing the semiconductor device having a dual fully-silicided gate includes the following steps. A substrate having a first transistor and a second transistor formed thereon is provided, wherein the first transistor includes a first gate and a first source/drain and the second transistor includes a second gate and a second source/drain. The gate height of the first gate is different from that of the second gate. A first silicidation process is performed to respectively transform the first gate and the second gate into a first silicided gate and a second silicided gate simultaneously, wherein the material of the first silicided gate is different from that of the second silicided gate.

摘要翻译： 制造具有双全硅化物栅的半导体器件的方法包括以下步骤。 提供了具有形成在其上的第一晶体管和第二晶体管的衬底，其中所述第一晶体管包括第一栅极和第一源极/漏极，所述第二晶体管包括第二栅极和第二源极/漏极。 第一栅极的栅极高度与第二栅极的栅极高度不同。 执行第一硅化处理以分别将第一栅极和第二栅极转换成第一硅化栅极和第二硅化物栅极，其中第一硅化栅极的材料与第二硅化物栅极的材料不同。

公开(公告)号：US07745889B2

公开(公告)日：2010-06-29

申请号：US12395715

申请日：2009-03-02

申请人： Chin-Hsiang Lin ,  Chia-Jung Hsu ,  Li-Wei Cheng

发明人： Chin-Hsiang Lin ,  Chia-Jung Hsu ,  Li-Wei Cheng

IPC分类号： H01L29/78

CPC分类号： H01L29/66545 ,  H01L21/28079 ,  H01L21/28088 ,  H01L21/28194 ,  H01L21/31111 ,  H01L21/31116 ,  H01L29/495 ,  H01L29/4966 ,  H01L29/517 ,  H01L29/66606 ,  H01L29/7833

摘要： A metal oxide semiconductor (MOS) transistor with a Y structure metal gate is provided. The MOS transistor includes a substrate, a Y structure metal gate positioned on the substrate, two doping regions disposed in the substrate on two sides of the Y structure metal structure, a spacer, an insulating layer positioned outside the spacer, a dielectric layer positioned outside the insulating layer and a bevel edge covering the spacer. The spacer has a vertical sidewall, and the vertical sidewall surrounds a recess. A part of the Y structure metal gate is disposed in the recess, and a part of the Y structure metal gate is positioned on the bevel edge.

摘要翻译： 提供具有Y结构金属栅极的金属氧化物半导体（MOS）晶体管。 MOS晶体管包括衬底，位于衬底上的Y结构金属栅极，在Y结构金属结构的两侧设置在衬底中的两个掺杂区域，间隔物，位于间隔物外部的绝缘层，位于外部的电介质层 绝缘层和覆盖间隔件的斜边缘。 间隔件具有垂直侧壁，并且垂直侧壁围绕凹部。 Y结构金属栅极的一部分设置在凹部中，并且Y结构金属栅极的一部分位于斜面边缘上。

公开(公告)号：US20080153241A1

公开(公告)日：2008-06-26

申请号：US11616029

申请日：2006-12-26

申请人： Chia-Jung Hsu ,  Chin-Hsiang Lin ,  Li-Wei Cheng

发明人： Chia-Jung Hsu ,  Chin-Hsiang Lin ,  Li-Wei Cheng

IPC分类号： H01L21/336 ,  H01L21/28

CPC分类号： H01L21/28097 ,  H01L21/7624 ,  H01L21/823835 ,  H01L29/66507 ,  H01L29/66545

摘要： A method for forming a fully silicided gate is disclosed. A gate structure of a transistor device is provided on a substrate. A mask layer is spin-on coated over the substrate to cover the gate structure and source/drain regions of the transistor device. The mask layer is etched back to expose a silicon layer of the gate structure. The silicon layer of the gate structure is then fully silicided. The mask layer is then removed from the substrate to expose the source/drain regions. The source/drain regions are finally silicided.

摘要翻译： 公开了一种形成全硅化物栅的方法。 晶体管器件的栅极结构设置在衬底上。 将掩模层旋涂在衬底上以覆盖晶体管器件的栅极结构和源极/漏极区域。 掩模层被回蚀以露出栅极结构的硅层。 然后，栅极结构的硅层被完全硅化。 然后从衬底去除掩模层以暴露源极/漏极区域。 源极/漏极区域最终被硅化。

公开(公告)号：US07517746B2

公开(公告)日：2009-04-14

申请号：US11739111

申请日：2007-04-24

申请人： Chin-Hsiang Lin ,  Chia-Jung Hsu ,  Li-Wei Cheng

发明人： Chin-Hsiang Lin ,  Chia-Jung Hsu ,  Li-Wei Cheng

IPC分类号： H01L21/336 ,  H01L21/8234 ,  H01L21/4763

CPC分类号： H01L29/66545 ,  H01L21/28079 ,  H01L21/28088 ,  H01L21/28194 ,  H01L21/31111 ,  H01L21/31116 ,  H01L29/495 ,  H01L29/4966 ,  H01L29/517 ,  H01L29/66606 ,  H01L29/7833

摘要： A method of manufacturing a metal oxide semiconductor transistor having a metal gate is provided. The method firstly includes a step of providing a substrate. A dummy gate is formed on the substrate, a spacer is formed around the dummy gate, and doped regions are formed in the substrate outside of the dummy gate. A bevel edge is formed on the spacer, and a trench is formed in the inner sidewall of the spacer. A barrier layer, and a metal gate are formed in the trench and on the bevel edge, and the barrier layer will not form poor step coverage.

摘要翻译： 提供一种制造具有金属栅极的金属氧化物半导体晶体管的方法。 该方法首先包括提供衬底的步骤。 在基板上形成虚拟栅极，在伪栅极周围形成间隔物，在基板外部形成掺杂区域。 在间隔件上形成斜边缘，并且在间隔件的内侧壁中形成沟槽。 阻挡层和金属栅极形成在沟槽和斜面边缘中，并且阻挡层将不会形成差的台阶覆盖。

公开(公告)号：US20080265322A1

公开(公告)日：2008-10-30

申请号：US11739111

申请日：2007-04-24

申请人： Chin-Hsiang Lin ,  Chia-Jung Hsu ,  Li-Wei Cheng

发明人： Chin-Hsiang Lin ,  Chia-Jung Hsu ,  Li-Wei Cheng

IPC分类号： H01L29/94 ,  H01L21/336

CPC分类号： H01L29/66545 ,  H01L21/28079 ,  H01L21/28088 ,  H01L21/28194 ,  H01L21/31111 ,  H01L21/31116 ,  H01L29/495 ,  H01L29/4966 ,  H01L29/517 ,  H01L29/66606 ,  H01L29/7833

摘要： A method of manufacturing a metal oxide semiconductor transistor having a metal gate is provided. The method firstly includes a step of providing a substrate. A dummy gate is formed on the substrate, a spacer is formed around the dummy gate, and doped regions are formed in the substrate outside of the dummy gate. A bevel edge is formed on the spacer, and a trench is formed in the inner sidewall of the spacer. A barrier layer, and a metal gate are formed in the trench and on the bevel edge, and the barrier layer will not form poor step coverage.

摘要翻译： 提供一种制造具有金属栅极的金属氧化物半导体晶体管的方法。 该方法首先包括提供衬底的步骤。 在基板上形成虚拟栅极，在伪栅极周围形成间隔物，在基板外部形成掺杂区域。 在间隔件上形成斜边缘，并且在间隔件的内侧壁中形成沟槽。 阻挡层和金属栅极形成在沟槽和斜面边缘中，并且阻挡层将不会形成差的台阶覆盖。

公开(公告)号：US20090166766A1

公开(公告)日：2009-07-02

申请号：US12395715

申请日：2009-03-02

申请人： Chin-Hsiang Lin ,  Chia-Jung Hsu ,  Li-Wei Cheng

发明人： Chin-Hsiang Lin ,  Chia-Jung Hsu ,  Li-Wei Cheng

IPC分类号： H01L29/78

CPC分类号： H01L29/66545 ,  H01L21/28079 ,  H01L21/28088 ,  H01L21/28194 ,  H01L21/31111 ,  H01L21/31116 ,  H01L29/495 ,  H01L29/4966 ,  H01L29/517 ,  H01L29/66606 ,  H01L29/7833

摘要： A metal oxide semiconductor (MOS) transistor with a Y structure metal gate is provided. The MOS transistor includes a substrate, a Y structure metal gate positioned on the substrate, two doping regions disposed in the substrate on two sides of the Y structure metal structure, a spacer, an insulating layer positioned outside the spacer, a dielectric layer positioned outside the insulating layer and a bevel edge covering the spacer. The spacer has a vertical sidewall, and the vertical sidewall surrounds a recess. A part of the Y structure metal gate is disposed in the recess, and a part of the Y structure metal gate is positioned on the bevel edge.

摘要翻译： 提供具有Y结构金属栅极的金属氧化物半导体（MOS）晶体管。 MOS晶体管包括衬底，位于衬底上的Y结构金属栅极，在Y结构金属结构的两侧设置在衬底中的两个掺杂区域，间隔物，位于间隔物外部的绝缘层，位于外部的电介质层 绝缘层和覆盖间隔件的斜边缘。 间隔件具有垂直侧壁，并且垂直侧壁围绕凹部。 Y结构金属栅极的一部分设置在凹部中，并且Y结构金属栅极的一部分位于斜面边缘上。

公开(公告)号：US20110012205A1

公开(公告)日：2011-01-20

申请号：US12889410

申请日：2010-09-24

申请人： Chien-Ting Lin ,  Che-Hua Hsu ,  Li-Wei Cheng

发明人： Chien-Ting Lin ,  Che-Hua Hsu ,  Li-Wei Cheng

IPC分类号： H01L29/49

CPC分类号： H01L21/28123 ,  H01L21/823437 ,  H01L21/823475 ,  H01L21/823481 ,  H01L29/495 ,  H01L29/4966 ,  H01L29/513 ,  H01L29/517 ,  H01L29/66545

摘要： A metal gate structure is disclosed. The metal gate structure includes: a semiconductor substrate having an active region and an isolation region; an isolation structure disposed in the isolation region; a first gate structure disposed on the active region; and a second gate structure disposed on the isolation structure, wherein the height of the second gate structure is different from the height of the first gate structure.

摘要翻译： 公开了一种金属栅极结构。 金属栅极结构包括：具有有源区和隔离区的半导体衬底; 设置在所述隔离区域中的隔离结构; 设置在所述有源区上的第一栅极结构; 以及设置在所述隔离结构上的第二栅极结构，其中所述第二栅极结构的高度不同于所述第一栅极结构的高度。

公开(公告)号：US20100317182A1

公开(公告)日：2010-12-16

申请号：US12862799

申请日：2010-08-25

申请人： Tian-Fu Chiang ,  Li-Wei Cheng ,  Che-Hua Hsu ,  Chih-Hao Yu ,  Cheng-Hsien Chou ,  Chien-Ming Lai ,  Yi-Wen Chen ,  Chien-Ting Lin ,  Guang-Hwa Ma

发明人： Tian-Fu Chiang ,  Li-Wei Cheng ,  Che-Hua Hsu ,  Chih-Hao Yu ,  Cheng-Hsien Chou ,  Chien-Ming Lai ,  Yi-Wen Chen ,  Chien-Ting Lin ,  Guang-Hwa Ma

IPC分类号： H01L21/8234

CPC分类号： H01L29/517 ,  H01L21/823842 ,  H01L21/823871 ,  H01L27/11 ,  H01L27/1104 ,  H01L29/495 ,  H01L29/4966 ,  H01L29/66545

摘要： A method for forming a semiconductor element structure is provided. First, a substrate including a first MOS and a second MOS is provided. The gate electrode of the first MOS is connected to the gate electrode of the second MOS, wherein the first MOS includes a first high-K material and a first metal for use in a first gate, and a second MOS includes a second high-K material and a second metal for use in a second gate. Then the first gate and the second gate are partially removed to form a connecting recess. Afterwards, the connecting recess is filled with a conductive material to form a bridge channel for electrically connecting the first metal and the second metal.

摘要翻译： 提供一种形成半导体元件结构的方法。 首先，提供包括第一MOS和第二MOS的基板。 第一MOS的栅电极连接到第二MOS的栅电极，其中第一MOS包括第一高K材料和用于第一栅极的第一金属，第二MOS包括第二高K 材料和用于第二栅极的第二金属。 然后，第一栅极和第二栅极被部分地去除以形成连接凹部。 之后，用导电材料填充连接凹部，以形成用于电连接第一金属和第二金属的桥接通道。

公开(公告)号：US20120064679A1

公开(公告)日：2012-03-15

申请号：US13304409

申请日：2011-11-25

申请人： Chih-Hao Yu ,  Li-Wei Cheng ,  Che-Hua Hsu ,  Cheng-Hsien Chou ,  Tian-Fu Chiang ,  Chien-Ming Lai ,  Yi-Wen Chen ,  Jung-Tsung Tseng ,  Chien-Ting Lin ,  Guang-Hwa Ma

发明人： Chih-Hao Yu ,  Li-Wei Cheng ,  Che-Hua Hsu ,  Cheng-Hsien Chou ,  Tian-Fu Chiang ,  Chien-Ming Lai ,  Yi-Wen Chen ,  Jung-Tsung Tseng ,  Chien-Ting Lin ,  Guang-Hwa Ma

IPC分类号： H01L21/8238

CPC分类号： H01L29/6656 ,  H01L21/823807 ,  H01L21/823814 ,  H01L21/823842 ,  H01L29/165 ,  H01L29/495 ,  H01L29/4966 ,  H01L29/513 ,  H01L29/517 ,  H01L29/66545 ,  H01L29/66636 ,  H01L29/7848

摘要： A method for fabricating metal gate transistor is disclosed. First, a substrate having a first transistor region and a second transistor region is provided. Next, a stacked film is formed on the substrate, in which the stacked film includes at least one high-k dielectric layer and a first metal layer. The stacked film is patterned to form a plurality of gates in the first transistor region and the second transistor region, a dielectric layer is formed on the gates, and a portion of the dielectric layer is planarized until reaching the top of each gates. The first metal layer is removed from the gate of the second transistor region, and a second metal layer is formed over the surface of the dielectric layer and each gate for forming a plurality of metal gates in the first transistor region and the second transistor region.

摘要翻译： 公开了一种用于制造金属栅极晶体管的方法。 首先，提供具有第一晶体管区域和第二晶体管区域的衬底。 接下来，在基板上形成层叠膜，其中层叠膜包括至少一个高k电介质层和第一金属层。 图案化层叠的膜以在第一晶体管区域和第二晶体管区域中形成多个栅极，在栅极上形成电介质层，并且介电层的一部分被平坦化，直到到达每个栅极的顶部。 第一金属层从第二晶体管区域的栅极去除，并且第二金属层形成在电介质层的表面上，每个栅极用于在第一晶体管区域和第二晶体管区域中形成多个金属栅极。

公开(公告)号：US07932146B2

公开(公告)日：2011-04-26

申请号：US12052728

申请日：2008-03-20

申请人： Yi-Wen Chen ,  Li-Wei Cheng ,  Che-Hua Hsu ,  Chih-Hao Yu ,  Cheng-Hsien Chou ,  Chien-Ming Lai ,  Tian-Fu Chiang ,  Chien-Ting Lin ,  Guang-Hwa Ma

发明人： Yi-Wen Chen ,  Li-Wei Cheng ,  Che-Hua Hsu ,  Chih-Hao Yu ,  Cheng-Hsien Chou ,  Chien-Ming Lai ,  Tian-Fu Chiang ,  Chien-Ting Lin ,  Guang-Hwa Ma

IPC分类号： H01L21/8234 ,  H01L29/76

CPC分类号： H01L21/823807 ,  H01L21/28079 ,  H01L21/823814 ,  H01L21/823842 ,  H01L27/0629 ,  H01L29/4958 ,  H01L29/66545 ,  H01L29/6659 ,  H01L29/7833

摘要： A method for fabricating metal gate transistors and a polysilicon resistor is disclosed. First, a substrate having a transistor region and a resistor region is provided. A polysilicon layer is then formed on the substrate to cover the transistor region and the resistor region of the substrate. Next, a portion of the polysilicon layer disposed in the resistor is removed, and the remaining polysilicon layer is patterned to create a step height between the surface of the polysilicon layer disposed in the transistor region and the surface of the polysilicon layer disposed in the resistor region.

摘要翻译： 公开了一种用于制造金属栅极晶体管和多晶硅电阻器的方法。 首先，提供具有晶体管区域和电阻器区域的基板。 然后在衬底上形成多晶硅层以覆盖衬底的晶体管区域和电阻器区域。 接下来，去除设置在电阻器中的多晶硅层的一部分，并且对剩余的多晶硅层进行图案化以在布置在晶体管区域中的多晶硅层的表面和设置在电阻器中的多晶硅层的表面之间产生台阶高度 地区。