公开(公告)号：US07943919B2

公开(公告)日：2011-05-17

申请号：US10732579

申请日：2003-12-10

申请人： David V. Horak ,  Chung H. Lam

发明人： David V. Horak ,  Chung H. Lam

IPC分类号： H01L45/00

CPC分类号： H01L27/2463 ,  H01L45/06 ,  H01L45/1233 ,  H01L45/1273 ,  H01L45/144 ,  H01L45/16 ,  H01L45/1675

摘要： A stylus, an integrated circuit (IC) and method of forming the IC. The stylus extends upward from its apex and has a substantially circular cross section that decreases in diameter upward from the apex. The stylus is formed in a mold that may be formed in an orifice in a dielectric layer between wiring layers. The mold may include multiple concentric layers. For a more pronounced, non-linear stylus taper, each layer may be thinner than its next adjacent outer concentric layer.

摘要翻译： 触笔，集成电路（IC）和IC的形成方法。 触针从其顶点向上延伸并且具有从顶点向上直径减小的大致圆形横截面。 触针形成在可以形成在布线层之间的电介质层中的孔中的模具中。 模具可以包括多个同心层。 对于更明显的非线性触针锥形，每个层可以比其下一个相邻的外部同心层更薄。

公开(公告)号：US20080185652A1

公开(公告)日：2008-08-07

申请号：US12060922

申请日：2008-04-02

申请人： Toshijaru Furukawa ,  Mark C. Hakey ,  Steven J. Holmes ,  David V. Horak ,  Charles W. Koburger ,  Chung H. Lam ,  Gerhard I. Meijer

发明人： Toshijaru Furukawa ,  Mark C. Hakey ,  Steven J. Holmes ,  David V. Horak ,  Charles W. Koburger ,  Chung H. Lam ,  Gerhard I. Meijer

IPC分类号： H01L23/62 ,  H01L21/8234

CPC分类号： H01L27/0629 ,  H01L27/101 ,  H01L27/24

摘要： Disclosed are a semiconductor structure and a method that allow for simultaneous voltage/current conditioning of multiple memory elements in a nonvolatile memory device with multiple memory cells. The structure and method incorporate the use of a resistor connected in series with the memory elements to limit current passing through the memory elements. Specifically, the method and structure incorporate a blanket temporary series resistor on the wafer surface above the memory cells and/or permanent series resistors within the memory cells. During the conditioning process, these resistors protect the transition metal oxide in the individual memory elements from damage (i.e., burn-out), once it has been conditioned.

摘要翻译： 公开了一种半导体结构和方法，其允许在具有多个存储器单元的非易失性存储器件中同时对多个存储器元件进行电压/电流调节。 该结构和方法结合使用与存储器元件串联连接的电阻器来限制电流通过存储器元件。 具体地，该方法和结构在存储器单元上方的晶片表面上和/或存储器单元内的永久串联电阻器上并入一个橡皮布暂时串联电阻器。 在调节过程中，一旦调节了这些电阻，这些电阻就可以保护各个存储元件中的过渡金属氧化物免受损坏（即烧坏）。

公开(公告)号：US07834384B2

公开(公告)日：2010-11-16

申请号：US12060922

申请日：2008-04-02

申请人： Toshijaru Furukawa ,  Mark C. Hakey ,  Steven J. Holmes ,  David V. Horak ,  Charles W. Koburger, III ,  Chung H. Lam ,  Gerhard I. Meijer

发明人： Toshijaru Furukawa ,  Mark C. Hakey ,  Steven J. Holmes ,  David V. Horak ,  Charles W. Koburger, III ,  Chung H. Lam ,  Gerhard I. Meijer

IPC分类号： H01L27/00

CPC分类号： H01L27/0629 ,  H01L27/101 ,  H01L27/24

摘要： Disclosed are a semiconductor structure and a method that allow for simultaneous voltage/current conditioning of multiple memory elements in a nonvolatile memory device with multiple memory cells. The structure and method incorporate the use of a resistor connected in series with the memory elements to limit current passing through the memory elements. Specifically, the method and structure incorporate a blanket temporary series resistor on the wafer surface above the memory cells and/or permanent series resistors within the memory cells. During the conditioning process, these resistors protect the transition metal oxide in the individual memory elements from damage (i.e., burn-out), once it has been conditioned.

摘要翻译： 公开了一种半导体结构和方法，其允许在具有多个存储器单元的非易失性存储器件中同时对多个存储器元件进行电压/电流调节。 该结构和方法结合使用与存储器元件串联连接的电阻器来限制电流通过存储器元件。 具体地，该方法和结构在存储器单元上方的晶片表面上和/或存储器单元内的永久串联电阻器上并入一个橡皮布暂时串联电阻器。 在调节过程中，一旦调节了这些电阻，这些电阻就可以保护各个存储元件中的过渡金属氧化物免受损坏（即烧坏）。

公开(公告)号：US07256415B2

公开(公告)日：2007-08-14

申请号：US11140780

申请日：2005-05-31

申请人： Toshijaru Furukawa ,  Mark C. Hakey ,  Steven J. Holmes ,  David V. Horak ,  Charles W. Koburger, III ,  Chung H. Lam ,  Gerhard I. Meijer

发明人： Toshijaru Furukawa ,  Mark C. Hakey ,  Steven J. Holmes ,  David V. Horak ,  Charles W. Koburger, III ,  Chung H. Lam ,  Gerhard I. Meijer

IPC分类号： H01L47/00

CPC分类号： H01L27/101 ,  H01L27/115 ,  H01L27/2409 ,  H01L27/2463 ,  H01L45/04 ,  H01L45/1233 ,  H01L45/147 ,  Y10S438/90

摘要： Disclosed are non-volatile memory devices that incorporate a series of single or double memory cells. The single memory cells are essentially “U” shaped. The double memory cells comprise two essentially “U” shaped memory cells. Each memory cell comprises a memory element having a bi-stable layer sandwiched between two conductive layers. A temporary conductor may be applied to a series of cells and used to bulk condition the bi-stable layers of the cells. Also, due to the “U” shape of the cells, a cross point wire array may be used to connect a series of cells. The cross point wire array allows the memory elements of each cell to be individually identified and addressed for storing information and also allows for the information stored in the memory elements in all of the cells in the series to be simultaneously erased using a block erase process.

摘要翻译： 公开了包含一系列单个或双重存储器单元的非易失性存储器件。 单个存储器单元基本上是“U”形的。 双重存储单元包括两个基本上“U”形的存储单元。 每个存储单元包括具有夹在两个导电层之间的双稳态层的存储元件。 临时导体可以应用于一系列的电池并且用于批量地调节电池的双稳态层。 此外，由于电池的“U”形状，可以使用交叉点线阵列来连接一系列电池。 交叉点线阵列允许每个单元的存储元件被单独识别和寻址用于存储信息，并且还允许使用块擦除处理同时擦除存储在串联中的所有单元中的存储器元件中的信息。

公开(公告)号：US07057923B2

公开(公告)日：2006-06-06

申请号：US10732582

申请日：2003-12-10

申请人： Stephen S. Furkay ,  David V. Horak ,  Chung H. Lam ,  Hon-Sum P. Wong

发明人： Stephen S. Furkay ,  David V. Horak ,  Chung H. Lam ,  Hon-Sum P. Wong

IPC分类号： G11C11/00 ,  H01L27/00 ,  H01L21/00

CPC分类号： H01L45/06 ,  H01L27/2463 ,  H01L45/1233 ,  H01L45/1273 ,  H01L45/144 ,  H01L45/16 ,  H01L45/1675

摘要： A storage cell that may be a memory cell, and integrated circuit (IC) chip including an array of the memory cells and a method of forming the IC. Each storage cell is formed between a top an bottom electrode. Each cell includes a phase change layer that may be a chalcogenide and in particular a germanium (Ge), antimony (Sb), tellurium (Te) or GST layer. The cell also includes a stylus with the apex of the stylus contacting the GST layer. The apex may penetrate the GST layer

摘要翻译： 可以是存储单元的存储单元和包括存储单元的阵列的集成电路（IC）芯片和形成IC的方法。 每个存储单元形成在顶部底部电极之间。 每个电池包括可以是硫族化物，特别是锗（Ge），锑（Sb），碲（Te）或GST层的相变层。 电池还包括一个触笔，触笔的顶点与GST层接触。 顶点可以穿透GST层

公开(公告)号：US07928420B2

公开(公告)日：2011-04-19

申请号：US10732580

申请日：2003-12-10

申请人： David V. Horak ,  Chung H. Lam ,  Hon-Sum P. Wong

发明人： David V. Horak ,  Chung H. Lam ,  Hon-Sum P. Wong

IPC分类号： H01L21/00 ,  H01L21/06

CPC分类号： H01L45/06 ,  H01L27/2463 ,  H01L45/1233 ,  H01L45/1273 ,  H01L45/144 ,  H01L45/1691

摘要： A storage cell, integrated circuit (IC) chip with one or more storage cells that may be in an array of the storage cells and a method of forming the storage cell and IC. Each storage cell includes a stylus, the tip of which is phase change material. The phase change tip may be sandwiched between an electrode and conductive material, e.g., titanium nitride (TiN), tantalum nitride (TaN) or n-type semiconductor. The phase change layer may be a chalcogenide and in particular a germanium (Ge), antimony (Sb), tellurium (Te) (GST) layer.

摘要翻译： 具有一个或多个存储单元的存储单元，集成电路（IC）芯片，其可以是存储单元阵列，以及形成存储单元和IC的方法。 每个存储单元包括触针，其尖端是相变材料。 相变尖端可以夹在电极和导电材料之间，例如氮化钛（TiN），氮化钽（TaN）或n型半导体。 相变层可以是硫族化物，特别是锗（Ge），锑（Sb），碲（Te）（GST）层。

公开(公告)号：US20080248624A1

公开(公告)日：2008-10-09

申请号：US12136158

申请日：2008-06-10

申请人： David V. Horak ,  Chung H. Lam ,  Hon-Sum P. Wong

发明人： David V. Horak ,  Chung H. Lam ,  Hon-Sum P. Wong

IPC分类号： H01L21/00 ,  H01L21/20

CPC分类号： H01L45/06 ,  H01L27/2463 ,  H01L45/1233 ,  H01L45/1273 ,  H01L45/144 ,  H01L45/1691

摘要： A storage cell, integrated circuit (IC) chip with one or more storage cells that may be in an array of the storage cells and a method of forming the storage cell and IC. Each storage cell includes a stylus, the tip of which is phase change material. The phase change tip may be sandwiched between an electrode and conductive material, e.g., titanium nitride (TiN), tantalum nitride (TaN) or n-type semiconductor. The phase change layer may be a chalcogenide and in particular a germanium (Ge), antimony (Sb), tellurium (Te) (GST) layer.

摘要翻译： 具有一个或多个存储单元的存储单元，集成电路（IC）芯片，其可以是存储单元阵列，以及形成存储单元和IC的方法。 每个存储单元包括触针，其尖端是相变材料。 相变尖端可以夹在电极和导电材料之间，例如氮化钛（TiN），氮化钽（TaN）或n型半导体。 相变层可以是硫族化物，特别是锗（Ge），锑（Sb），碲（Te）（GST）层。

公开(公告)号：US07928012B2

公开(公告)日：2011-04-19

申请号：US12510955

申请日：2009-07-28

申请人： David V. Horak ,  Chung H. Lam

发明人： David V. Horak ,  Chung H. Lam

IPC分类号： H01L21/306

CPC分类号： H01L27/2463 ,  H01L45/06 ,  H01L45/1233 ,  H01L45/1273 ,  H01L45/144 ,  H01L45/16 ,  H01L45/1675

摘要： A stylus, an integrated circuit (IC) and method of forming the IC. The stylus extends upward from its apex and has a substantially circular cross section that decreases in diameter upward from the apex. The stylus is formed in a mold that may be formed in an orifice in a dielectric layer between wiring layers. The mold may include multiple concentric layers. For a more pronounced, non-linear stylus taper, each layer may be thinner than its next adjacent outer concentric layer.

公开(公告)号：US07378678B2

公开(公告)日：2008-05-27

申请号：US11748579

申请日：2007-05-15

申请人： Toshijaru Furukawa ,  Mark C. Hakey ,  Steven J. Holmes ,  David V. Horak ,  Charles W. Koburger, III ,  Chung H. Lam ,  Gerhard I. Meijer

发明人： Toshijaru Furukawa ,  Mark C. Hakey ,  Steven J. Holmes ,  David V. Horak ,  Charles W. Koburger, III ,  Chung H. Lam ,  Gerhard I. Meijer

IPC分类号： H01L47/00

CPC分类号： H01L27/101 ,  H01L27/115 ,  H01L27/2409 ,  H01L27/2463 ,  H01L45/04 ,  H01L45/1233 ,  H01L45/147 ,  Y10S438/90

摘要： Disclosed are non-volatile memory devices that incorporate a series of single or double memory cells. The single memory cells are essentially “U” shaped. The double memory cells comprise two essentially “U” shaped memory cells. Each memory cell comprises a memory element having a bi-stable layer sandwiched between two conductive layers. A temporary conductor may be applied to a series of cells and used to bulk condition the bi-stable layers of the cells. Also, due to the “U” shape of the cells, a cross point wire array may be used to connect a series of cells. The cross point wire array allows the memory elements of each cell to be individually identified and addressed for storing information and also allows for the information stored in the memory elements in all of the cells in the series to be simultaneously erased using a block erase process.

摘要翻译： 公开了包含一系列单个或双重存储器单元的非易失性存储器件。 单个存储器单元基本上是“U”形的。 双重存储单元包括两个基本上“U”形的存储单元。 每个存储单元包括具有夹在两个导电层之间的双稳态层的存储元件。 临时导体可以应用于一系列的电池并且用于批量地调节电池的双稳态层。 此外，由于电池的“U”形状，可以使用交叉点线阵列来连接一系列电池。 交叉点线阵列允许每个单元的存储元件被单独识别和寻址用于存储信息，并且还允许使用块擦除处理同时擦除存储在串联中的所有单元中的存储器元件中的信息。

公开(公告)号：US07795068B2

公开(公告)日：2010-09-14

申请号：US12136158

申请日：2008-06-10

申请人： David V. Horak ,  Chung H. Lam ,  Hon-Sum P. Wong

发明人： David V. Horak ,  Chung H. Lam ,  Hon-Sum P. Wong

IPC分类号： H01L21/00 ,  H01L21/06

CPC分类号： H01L45/06 ,  H01L27/2463 ,  H01L45/1233 ,  H01L45/1273 ,  H01L45/144 ,  H01L45/1691

摘要： A storage cell, integrated circuit (IC) chip with one or more storage cells that may be in an array of the storage cells and a method of forming the storage cell and IC. Each storage cell includes a stylus, the tip of which is phase change material. The phase change tip may be sandwiched between an electrode and conductive material, e.g., titanium nitride (TiN), tantalum nitride (TaN) or n-type semiconductor. The phase change layer may be a chalcogenide and in particular a germanium (Ge), antimony (Sb), tellurium (Te) (GST) layer.

摘要翻译： 具有一个或多个存储单元的存储单元，集成电路（IC）芯片，其可以是存储单元阵列，以及形成存储单元和IC的方法。 每个存储单元包括触针，其尖端是相变材料。 相变尖端可以夹在电极和导电材料之间，例如氮化钛（TiN），氮化钽（TaN）或n型半导体。 相变层可以是硫族化物，特别是锗（Ge），锑（Sb），碲（Te）（GST）层。