公开(公告)号：US09081504B2

公开(公告)日：2015-07-14

申请号：US13339685

申请日：2011-12-29

申请人： Ganesh Balakrishnan ,  Anil Krishna

发明人： Ganesh Balakrishnan ,  Anil Krishna

IPC分类号： G06F13/37 ,  G06F3/06 ,  G06F9/50

CPC分类号： G06F3/0613 ,  G06F3/0659 ,  G06F3/0679 ,  G06F9/5016

摘要： Embodiments of the present invention provide a flash memory device write-access management amongst different virtual machines (VMs) in a virtualized computing environment. In one embodiment, a virtualized computing data processing system can include a host computer with at least one processor and memory and different VMs executing in the host computer. The system also can include a flash memory device coupled to the host computer and accessible by the VMs. Finally, a flash memory controller can manage access to the flash memory device. The controller can include program code enabled to compute a contemporaneous bandwidth of requests for write operations for the flash memory device, to allocate a corresponding number of tokens to the VMs, to accept write requests to the flash memory device from the VMs only when accompanied by a token and to repeat the computing, allocating and accepting after a lapse of a pre-determined time period.

摘要翻译： 本发明的实施例提供了在虚拟化计算环境中的不同虚拟机（VM）之间的闪存设备写访问管理。 在一个实施例中，虚拟化计算数据处理系统可以包括具有至少一个处理器和存储器的主计算机以及在主计算机中执行的不同VM。 该系统还可以包括耦合到主机并且可由VM访问的闪存设备。 最后，闪存控制器可以管理对闪存设备的访问。 控制器可以包括能够计算用于闪速存储器设备的写入操作的同时期带宽的程序代码，以向VM分配相应数量的令牌，以便仅在VM附带时才从VM接受对闪存设备的写入请求 令牌，并在经过预定时间段之后重复计算，分配和接受。

公开(公告)号：US08140758B2

公开(公告)日：2012-03-20

申请号：US12429754

申请日：2009-04-24

申请人： Ganesh Balakrishnan ,  Gordon B. Bell ,  Anil Krishna ,  Srinivasan Ramani

发明人： Ganesh Balakrishnan ,  Gordon B. Bell ,  Anil Krishna ,  Srinivasan Ramani

IPC分类号： G06F15/163

CPC分类号： G06F12/0846 ,  G06F12/0811

摘要： Embodiments that dynamically reorganize data of cache lines in non-uniform cache access (NUCA) caches are contemplated. Various embodiments comprise a computing device, having one or more processors coupled with one or more NUCA cache elements. The NUCA cache elements may comprise one or more banks of cache memory, wherein ways of the cache are horizontally distributed across multiple banks. To improve access latency of the data by the processors, the computing devices may dynamically propagate cache lines into banks closer to the processors using the cache lines. To accomplish such dynamic reorganization, embodiments may maintain “direction” bits for cache lines. The direction bits may indicate to which processor the data should be moved. Further, embodiments may use the direction bits to make cache line movement decisions.

摘要翻译： 预期在非均匀缓存访问（NUCA）高速缓存中动态地重组高速缓存线的数据的实施例。 各种实施例包括具有与一个或多个NUCA高速缓存元件耦合的一个或多个处理器的计算设备。 NUCA高速缓存元件可以包括一个或多个高速缓冲存储器组，其中高速缓存的方式在多个存储体之间水平分布。 为了改善处理器对数据的访问等待时间，计算设备可以使用高速缓存行来将缓存线路动态地传播到更靠近处理器的存储体中。 为了实现这种动态重组，实施例可以保持高速缓存行的“方向”位。 方向位可以指示哪个处理器应该移动数据。 此外，实施例可以使用方向位来进行高速缓存行移动决定。

公开(公告)号：US08914570B2

公开(公告)日：2014-12-16

申请号：US13464084

申请日：2012-05-04

申请人： Ganesh Balakrishnan ,  Anil Krishna

发明人： Ganesh Balakrishnan ,  Anil Krishna

IPC分类号： G06F12/00

CPC分类号： G06F12/0866 ,  G06F12/0246 ,  G06F2212/222 ,  G06F2212/40 ,  Y02D10/13

摘要： In a method for storing data in a flash memory array, the flash memory array includes a plurality of physical pages. The method includes receiving a request to perform a data access operation through a communication bus. The request includes data and a logical page address. The method further includes allocating one or more physical pages of the flash memory array to perform the data access operation. The method further includes, based on a historical usage data of the flash memory array, selectively encoding the data contained in the logical page into the one or more physical pages.

摘要翻译： 在将数据存储在闪存阵列中的方法中，闪存阵列包括多个物理页。 该方法包括通过通信总线接收执行数据访问操作的请求。 该请求包括数据和逻辑页面地址。 该方法还包括分配闪存阵列的一个或多个物理页面以执行数据访问操作。 该方法还包括基于闪速存储器阵列的历史使用数据，选择性地将包含在逻辑页面中的数据编码到一个或多个物理页面中。

公开(公告)号：US20130173849A1

公开(公告)日：2013-07-04

申请号：US13525017

申请日：2012-06-15

申请人： Ganesh Balakrishnan ,  Anil Krishna

发明人： Ganesh Balakrishnan ,  Anil Krishna

IPC分类号： G06F12/02

CPC分类号： G06F3/0613 ,  G06F3/0659 ,  G06F3/0679 ,  G06F9/5016

摘要： Embodiments of the present invention provide a flash memory device write-access management amongst different virtual machines (VMs) in a virtualized computing environment. In one embodiment, a virtualized computing data processing system can include a host computer with at least one processor and memory and different VMs executing in the host computer. The system also can include a flash memory device coupled to the host computer and accessible by the VMs. Finally, a flash memory controller can manage access to the flash memory device. The controller can include program code enabled to compute a contemporaneous bandwidth of requests for write operations for the flash memory device, to allocate a corresponding number of tokens to the VMs, to accept write requests to the flash memory device from the VMs only when accompanied by a token and to repeat the computing, allocating and accepting after a lapse of a pre-determined time period.

摘要翻译： 本发明的实施例提供了在虚拟化计算环境中的不同虚拟机（VM）之间的闪存设备写访问管理。 在一个实施例中，虚拟化计算数据处理系统可以包括具有至少一个处理器和存储器的主计算机以及在主计算机中执行的不同VM。 该系统还可以包括耦合到主机并且可由VM访问的闪存设备。 最后，闪存控制器可以管理对闪存设备的访问。 控制器可以包括能够计算用于闪速存储器设备的写入操作的同时期带宽的程序代码，以向VM分配相应数量的令牌，以便仅在VM附带时才从VM接受对闪存设备的写入请求 令牌，并在经过预定时间段之后重复计算，分配和接受。

公开(公告)号：US09262170B2

公开(公告)日：2016-02-16

申请号：US13558750

申请日：2012-07-26

申请人： Anil Krishna ,  Ganesh Balakrishnan ,  Gordon B. Bell

发明人： Anil Krishna ,  Ganesh Balakrishnan ,  Gordon B. Bell

IPC分类号： G06F9/00 ,  G06F9/44 ,  G06F9/38 ,  G06F11/14

CPC分类号： G06F9/3836 ,  G06F9/3859 ,  G06F9/3863 ,  G06F11/1407

摘要： Reclaiming checkpoints in a system in an order that differs from the order when the checkpoints are created. Reclaiming the checkpoints includes: creating one or more checkpoints, each of which having an initial state using system resources and holding the checkpoints state; identifying the completion of all the instructions associated with the checkpoint; reassigning all the instructions associated with the identified checkpoint to an immediately preceding checkpoint; and freeing the resources associated with the identified checkpoint. The checkpoint is created when the instruction that is checked is a conditional branch having a direction that cannot be predicted with a predetermined confidence level.

摘要翻译： 以不同于创建检查点的顺序的顺序回收系统中的检查点。 回收检查点包括：创建一个或多个检查点，每个检查点具有使用系统资源的初始状态并保持检查点状态; 确定与检查点相关联的所有指令的完成; 将与所识别的检查点相关联的所有指令重新分配给紧接在前的检查点; 并释放与识别的检查点相关联的资源。 当检查的指令是具有不能以预定置信水平预测的方向的条件分支时，创建检查点。

公开(公告)号：US20140032884A1

公开(公告)日：2014-01-30

申请号：US13558750

申请日：2012-07-26

申请人： Anil Krishna ,  Ganesh Balakrishnan ,  Gordon B. Bell

发明人： Anil Krishna ,  Ganesh Balakrishnan ,  Gordon B. Bell

IPC分类号： G06F9/312

CPC分类号： G06F9/3836 ,  G06F9/3859 ,  G06F9/3863 ,  G06F11/1407

摘要： Reclaiming checkpoints in a system in an order that differs from the order when the checkpoints are created. Reclaiming the checkpoints includes: creating one or more checkpoints, each of which having an initial state using system resources and holding the checkpoints state; identifying the completion of all the instructions associated with the checkpoint; reassigning all the instructions associated with the identified checkpoint to an immediately preceding checkpoint; and freeing the resources associated with the identified checkpoint. The checkpoint is created when the instruction that is checked is a conditional branch having a direction that cannot be predicted with a predetermined confidence level.

摘要翻译： 以不同于创建检查点的顺序的顺序回收系统中的检查点。 回收检查点包括：创建一个或多个检查点，每个检查点具有使用系统资源的初始状态并保持检查点状态; 确定与检查点相关联的所有指令的完成; 将与所识别的检查点相关联的所有指令重新分配给紧接在前的检查点; 并释放与识别的检查点相关联的资源。 当检查的指令是具有不能以预定置信水平预测的方向的条件分支时，创建检查点。

公开(公告)号：US20130297853A1

公开(公告)日：2013-11-07

申请号：US13464084

申请日：2012-05-04

申请人： Ganesh Balakrishnan ,  Anil Krishna

发明人： Ganesh Balakrishnan ,  Anil Krishna

IPC分类号： G06F12/00

CPC分类号： G06F12/0866 ,  G06F12/0246 ,  G06F2212/222 ,  G06F2212/40 ,  Y02D10/13

摘要： In a method for storing data in a flash memory array, the flash memory array includes a plurality of physical pages. The method includes receiving a request to perform a data access operation through a communication bus. The request includes data and a logical page address. The method further includes allocating one or more physical pages of the flash memory array to perform the data access operation. The method further includes, based on a historical usage data of the flash memory array, selectively encoding the data contained in the logical page into the one or more physical pages.

摘要翻译： 在将数据存储在闪存阵列中的方法中，闪存阵列包括多个物理页。 该方法包括通过通信总线接收执行数据访问操作的请求。 该请求包括数据和逻辑页面地址。 该方法还包括分配闪存阵列的一个或多个物理页面以执行数据访问操作。 该方法还包括基于闪速存储器阵列的历史使用数据，选择性地将包含在逻辑页面中的数据编码到一个或多个物理页面中。

公开(公告)号：US08364898B2

公开(公告)日：2013-01-29

申请号：US12358873

申请日：2009-01-23

申请人： Ganesh Balakrishnan ,  Anil Krishna

发明人： Ganesh Balakrishnan ,  Anil Krishna

IPC分类号： G06F12/00 ,  G06F13/00 ,  G06F13/28

CPC分类号： G06F12/0802 ,  G06F12/0808 ,  G06F12/0811 ,  G06F12/0864 ,  G06F12/123

摘要： A method and a system for utilizing less recently used (LRU) bits and presence bits in selecting cache-lines for eviction from a lower level cache in a processor-memory sub-system. A cache back invalidation (CBI) logic utilizes LRU bits to evict only cache-lines within a LRU group, following a cache miss in the lower level cache. In addition, the CBI logic uses presence bits to (a) indicate whether a cache-line in a lower level cache is also present in a higher level cache and (b) evict only cache-lines in the lower level cache that are not present in a corresponding higher level cache. However, when the lower level cache-line selected for eviction is also present in any higher level cache, CBI logic invalidates the cache-line in the higher level cache. The CBI logic appropriately updates the values of presence bits and LRU bits, following evictions and invalidations.

摘要翻译： 一种用于利用最近使用的（LRU）比特和存在比特来选择用于从处理器存储器子系统中的较低级高速缓存进行逐出的高速缓存线的方法和系统。 缓存返回无效（CBI）逻辑利用LRU位来驱逐LRU组内的高速缓存行，跟随低级缓存中的高速缓存未命中。 此外，CBI逻辑使用存在位来（a）指示较低级高速缓存中的高速缓存行是否也存在于较高级高速缓存中，并且（b）仅驱逐不存在的较低级高速缓存中的高速缓存行 在相应的较高级缓存中。 然而，当选择用于逐出的较低级高速缓存行也存在于任何更高级别的高速缓存中时，CBI逻辑使高级缓存中的高速缓存行无效。 驱逐和无效后，CBI逻辑适当地更新存在位和LRU位的值。

公开(公告)号：US08140825B2

公开(公告)日：2012-03-20

申请号：US12185964

申请日：2008-08-05

申请人： Ganesh Balakrishnan ,  Anil Krishna ,  Michael R. Trombley

发明人： Ganesh Balakrishnan ,  Anil Krishna ,  Michael R. Trombley

IPC分类号： G06F12/00 ,  G06F9/26 ,  G06F9/34 ,  G06F15/00 ,  G06F7/38 ,  G06F9/00 ,  G06F9/44

CPC分类号： G06F12/0215

摘要： Systems, methods and media for selectively closing pages in a memory in anticipation of a context switch are disclosed. In one embodiment, a table is provided to keep track of open pages for different processes. The table comprises rows corresponding to banks of memory and columns corresponding to cores of a multi-core processing system. When a context switch signal is received, the system unsets a bit in a column corresponding to the core from which the process is to be context-switched out. If no other process is using a page opened by the process the page is closed.

摘要翻译： 公开了用于在预期上下文切换中选择性地关闭存储器中的页面的系统，方法和介质。 在一个实施例中，提供了用于跟踪不同进程的打开页面的表格。 该表包括与多核处理系统的核心相对应的存储体组和列的行。 当接收到上下文切换信号时，系统取消对应于该进程将上下文切换出的核心的列中的位。 如果没有其他进程正在使用页面打开的页面关闭。

公开(公告)号：US20100037034A1

公开(公告)日：2010-02-11

申请号：US12185964

申请日：2008-08-05

申请人： Ganesh Balakrishnan ,  Anil Krishna ,  Michael R. Trombley

发明人： Ganesh Balakrishnan ,  Anil Krishna ,  Michael R. Trombley

IPC分类号： G06F12/10

CPC分类号： G06F12/0215

摘要： Systems, methods and media for selectively closing pages in a memory in anticipation of a context switch are disclosed. In one embodiment, a table is provided to keep track of open pages for different processes. The table comprises rows corresponding to banks of memory and columns corresponding to cores of a multi-core processing system. When a context switch signal is received, the system unsets a bit in a column corresponding to the core from which the process is to be context-switched out. If no other process is using a page opened by the process the page is closed.

摘要翻译： 公开了用于在预期上下文切换中选择性地关闭存储器中的页面的系统，方法和介质。 在一个实施例中，提供了用于跟踪不同进程的打开页面的表格。 该表包括与多核处理系统的核心相对应的存储体组和列的行。 当接收到上下文切换信号时，系统取消对应于该进程将上下文切换出的核心的列中的位。 如果没有其他进程正在使用页面打开的页面关闭。