公开(公告)号：US06798064B1

公开(公告)日：2004-09-28

申请号：US09614794

申请日：2000-07-12

申请人： Haldane S. Henry ,  Darrell G. Hill ,  Colby G. Rampley

发明人： Haldane S. Henry ,  Darrell G. Hill ,  Colby G. Rampley

IPC分类号： H01L2348

CPC分类号： H01L23/5221 ,  H01L23/4821 ,  H01L2924/0002 ,  H01L2924/00

摘要： An electronic component includes a substrate (110) and an airbridge (890) located over the substrate. The airbridge has at least a first layer and a second layer over the first layer. The airbridge is electrically conductive where the first layer of the airbridge is less resistive than the second layer of the airbridge.

摘要翻译： 电子部件包括位于基板上方的基板（110）和空气桥（890）。 空中桥梁在第一层上具有至少第一层和第二层。 空中桥梁是导电的，其中空中桥梁的第一层比空中桥梁的第二层电阻较小。

公开(公告)号：US06465297B1

公开(公告)日：2002-10-15

申请号：US09679861

申请日：2000-10-05

申请人： Haldane S. Henry ,  Darrell G. Hill ,  Jonathan K. Abrokwah ,  Mariam G. Sadaka

发明人： Haldane S. Henry ,  Darrell G. Hill ,  Jonathan K. Abrokwah ,  Mariam G. Sadaka

IPC分类号： H01L218242

CPC分类号： H01L28/40 ,  H01L21/31616 ,  H01L2924/0002 ,  H01L2924/00

摘要： A method of manufacturing a semiconductor component includes forming a first capacitor electrode (126) over a substrate (110), forming a capacitor dielectric layer (226) over the first capacitor electrode, and forming a second capacitor electrode (326) over the capacitor dielectric layer. The capacitor dielectric layer is made of aluminum.

摘要翻译： 一种制造半导体部件的方法包括在基板（110）上形成第一电容电极（126），在所述第一电容器电极上形成电容器电介质层（226），在所述电容器电介质上形成第二电容电极（326） 层。 电容器介质层由铝制成。

公开(公告)号：US09029986B2

公开(公告)日：2015-05-12

申请号：US13480931

申请日：2012-05-25

申请人： Bruce M. Green ,  Haldane S. Henry

发明人： Bruce M. Green ,  Haldane S. Henry

IPC分类号： H01L29/06 ,  G03F9/00 ,  H01L23/544 ,  H01L29/812 ,  H01L29/20

CPC分类号： H01L29/0657 ,  G03F9/7073 ,  G03F9/7076 ,  G03F9/708 ,  G03F9/7084 ,  H01L23/544 ,  H01L29/2003 ,  H01L29/812 ,  H01L2223/54426 ,  H01L2223/54453 ,  H01L2223/5446 ,  H01L2924/0002 ,  H01L2924/12044 ,  H01L2924/00

摘要： Semiconductor devices are provided with dual passivation layers. A semiconductor layer is formed on a substrate and covered by a first passivation layer (PL-1). PL-1 and part of the semiconductor layer are etched to form a device mesa. A second passivation layer (PL-2) is formed over PL-1 and exposed edges of the mesa. Vias are etched through PL-1 and PL-2 to the semiconductor layer where source, drain and gate are to be formed. Conductors are applied in the vias for ohmic contacts for the source-drain and a Schottky contact for the gate. Interconnections over the edges of the mesa couple other circuit elements. PL-1 avoids adverse surface states near the gate and PL-2 insulates edges of the mesa from overlying interconnections to avoid leakage currents. An opaque alignment mark is desirably formed at the same time as the device to facilitate alignment when using transparent semiconductors.

摘要翻译： 半导体器件具有双钝化层。 在衬底上形成半导体层并被第一钝化层（PL-1）覆盖。 PL-1和半导体层的一部分被蚀刻以形成器件台面。 在PL-1和台面的暴露边缘之间形成第二钝化层（PL-2）。 通过PL-1和PL-2将通孔蚀刻到要形成源极，漏极和栅极的半导体层。 导体应用于用于源极漏极的欧姆接触的通孔和用于栅极的肖特基接触。 在台面的边缘上的互连耦合其他电路元件。 PL-1避免栅极附近的不利表面状态，PL-2将台面的边缘与上覆互连绝缘，以避免漏电流。 在使用透明半导体时，期望与器件同时形成不透明对准标记，以便于对准。

公开(公告)号：US07935620B2

公开(公告)日：2011-05-03

申请号：US11950820

申请日：2007-12-05

申请人： Bruce M. Green ,  Haldane S. Henry ,  Chun-Li Liu ,  Karen E. Moore ,  Matthias Passlack

发明人： Bruce M. Green ,  Haldane S. Henry ,  Chun-Li Liu ,  Karen E. Moore ,  Matthias Passlack

IPC分类号： H01L21/28

CPC分类号： H01L21/28581 ,  H01L21/28587 ,  H01L29/0657 ,  H01L29/2003 ,  H01L29/42316 ,  H01L29/432 ,  H01L29/475 ,  H01L29/7787

摘要： Methods and apparatus are described for semiconductor devices. A method comprises providing a partially completed semiconductor device including a substrate, a semiconductor on the substrate, and a passivation layer on the semiconductor, and using a first mask, locally etching the passivation layer to expose a portion of the semiconductor, and without removing the first mask, forming a Schottky contact of a first material on the exposed portion of the semiconductor, then removing the first mask, and using a further mask, forming a step-gate conductor of a second material electrically coupled to the Schottky contact and overlying parts of the passivation layer adjacent to the Schottky contact. By minimizing the process steps between opening the Schottky contact window in the passivation layer and forming the Schottky contact material in this window, the gate leakage of a resulting field effect device having a Schottky gate may be substantially reduced.

摘要翻译： 半导体器件描述了方法和装置。 一种方法包括提供部分完成的半导体器件，其包括衬底，衬底上的半导体和半导体上的钝化层，并且使用第一掩模，局部蚀刻钝化层以暴露半导体的一部分，并且不移除 第一掩模，在半导体的暴露部分上形成第一材料的肖特基接触，然后去除第一掩模，并且使用另外的掩模，形成电耦合到肖特基接触和上覆部分的第二材料的阶梯栅导体 的钝化层与肖特基接触相邻。 通过最小化打开钝化层中的肖特基接触窗口并在该窗口中形成肖特基接触材料之间的工艺步骤，可以显着减少所得到的具有肖特基栅极的场效应器件的栅极泄漏。

公开(公告)号：US08592878B2

公开(公告)日：2013-11-26

申请号：US13042948

申请日：2011-03-08

申请人： Bruce M. Green ,  Haldane S. Henry ,  Chun-Li Liu ,  Karen E. Moore ,  Matthias Passlack

发明人： Bruce M. Green ,  Haldane S. Henry ,  Chun-Li Liu ,  Karen E. Moore ,  Matthias Passlack

IPC分类号： H01L29/66

CPC分类号： H01L21/28581 ,  H01L21/28587 ,  H01L29/0657 ,  H01L29/2003 ,  H01L29/42316 ,  H01L29/432 ,  H01L29/475 ,  H01L29/7787

摘要： Embodiments include semiconductor devices with low leakage Schottky contacts. An embodiment is formed by providing a partially completed semiconductor device including a substrate, a semiconductor on the substrate, and a passivation layer on the semiconductor, and using a first mask, locally etching the passivation layer to expose a portion of the semiconductor. Without removing the first mask, a Schottky contact is formed of a first material on the exposed portion of the semiconductor, and the first mask is removed. Using a further mask, a step-gate conductor of a second material electrically coupled to the Schottky contact is formed overlying parts of the passivation layer adjacent to the Schottky contact. By minimizing the process steps between opening the Schottky contact window in the passivation layer and forming the Schottky contact material in this window, the gate leakage of a resulting field effect device having a Schottky gate may be substantially reduced.

摘要翻译： 实施例包括具有低泄漏肖特基接触的半导体器件。 通过提供部分完成的半导体器件形成一个实施例，该半导体器件包括衬底，衬底上的半导体和半导体上的钝化层，并且使用第一掩模，局部蚀刻钝化层以暴露半导体的一部分。 在不去除第一掩模的情况下，在半导体的暴露部分上由第一材料形成肖特基接触，并且去除第一掩模。 使用另外的掩模，电耦合到肖特基接触的第二材料的阶梯栅导体形成在与肖特基接触相邻的钝化层的部分上。 通过最小化打开钝化层中的肖特基接触窗口并在该窗口中形成肖特基接触材料之间的工艺步骤，可以显着减少所得到的具有肖特基栅极的场效应器件的栅极泄漏。

公开(公告)号：US08193591B2

公开(公告)日：2012-06-05

申请号：US11404714

申请日：2006-04-13

申请人： Bruce M. Green ,  Haldane S. Henry

发明人： Bruce M. Green ,  Haldane S. Henry

IPC分类号： H01L21/00

CPC分类号： H01L29/0657 ,  G03F9/7073 ,  G03F9/7076 ,  G03F9/708 ,  G03F9/7084 ,  H01L23/544 ,  H01L29/2003 ,  H01L29/812 ,  H01L2223/54426 ,  H01L2223/54453 ,  H01L2223/5446 ,  H01L2924/0002 ,  H01L2924/12044 ,  H01L2924/00

摘要： Semiconductor devices (61) and methods (80-89, 100) are provided with dual passivation layers (56, 59). A semiconductor layer (34) is formed on a substrate (32) and covered by a first passivation layer (PL-1) (56). PL-1 (56) and part (341) of the semiconductor layer (34) are etched to form a device mesa (35). A second passivation layer (PL-2) (59) is formed over PL-1 (56) and exposed edges (44) of the mesa (35). Vias (90, 92, 93) are etched through PL-1 (56) and PL-2 (59) to the semiconductor layer (34) where source (40), drain (42) and gate are to be formed. Conductors (41, 43, 39) are applied in the vias (90, 92, 93) for ohmic contacts for the source-drain (40, 42) and a Schottky contact (39) for the gate. Interconnections (45, 47) over the edges (44) of the mesa (35) couple other circuit elements. PL-1 (56) avoids adverse surface states (52) near the gate and PL-2 (59) insulates edges (44) of the mesa (35) from overlying interconnections (45, 47) to avoid leakage currents (46). An opaque alignment mark (68) is desirably formed at the same time as the device (61) to facilitate alignment when using transparent semiconductors (34).

摘要翻译： 半导体器件（61）和方法（80-89,100）具有双重钝化层（56,59）。 半导体层（34）形成在基板（32）上并被第一钝化层（PL-1）（56）覆盖。 半导体层（34）的PL-1（56）和部分（341）被蚀刻以形成器件台面（35）。 在台面（35）的PL-1（56）和暴露边缘（44）上形成第二钝化层（PL-2）（59）。 通孔（90,92,93）通过PL-1（56）和PL-2（59）蚀刻到要形成源极（40），漏极（42）和栅极的半导体层（34）。 导体（41,43,39）被施加在通孔（90,92,93）中，用于源极漏极（40,42）的欧姆接触和用于栅极的肖特基接触（39）。 台面（35）的边缘（44）之间的互连（45,47）耦合其他电路元件。 PL-1（56）避免栅极附近的不利表面状态（52），并且PL-2（59）使台面（35）的边缘（44）与上覆互连（45,47）绝缘，以避免泄漏电流（46）。 在使用透明半导体（34）时，期望与器件（61）同时形成不透明对准标记（68）以便于对准。

公开(公告)号：US20110156051A1

公开(公告)日：2011-06-30

申请号：US13042948

申请日：2011-03-08

申请人： Bruce M. Green ,  Haldane S. Henry ,  Chun-Li Liu ,  Karen E. Moore ,  Matthias Passlack

发明人： Bruce M. Green ,  Haldane S. Henry ,  Chun-Li Liu ,  Karen E. Moore ,  Matthias Passlack

IPC分类号： H01L29/20 ,  H01L21/28 ,  H01L29/772

CPC分类号： H01L21/28581 ,  H01L21/28587 ,  H01L29/0657 ,  H01L29/2003 ,  H01L29/42316 ,  H01L29/432 ,  H01L29/475 ,  H01L29/7787

摘要： Embodiments include semiconductor devices with low leakage Schottky contacts. An embodiment is formed by providing a partially completed semiconductor device including a substrate, a semiconductor on the substrate, and a passivation layer on the semiconductor, and using a first mask, locally etching the passivation layer to expose a portion of the semiconductor. Without removing the first mask, a Schottky contact is formed of a first material on the exposed portion of the semiconductor, and the first mask is removed. Using a further mask, a step-gate conductor of a second material electrically coupled to the Schottky contact is formed overlying parts of the passivation layer adjacent to the Schottky contact. By minimizing the process steps between opening the Schottky contact window in the passivation layer and forming the Schottky contact material in this window, the gate leakage of a resulting field effect device having a Schottky gate may be substantially reduced.

摘要翻译： 实施例包括具有低泄漏肖特基接触的半导体器件。 通过提供部分完成的半导体器件形成一个实施例，该半导体器件包括衬底，衬底上的半导体和半导体上的钝化层，并且使用第一掩模，局部蚀刻钝化层以暴露半导体的一部分。 在不去除第一掩模的情况下，在半导体的暴露部分上由第一材料形成肖特基接触，并且去除第一掩模。 使用另外的掩模，电耦合到肖特基接触的第二材料的阶梯栅导体形成在与肖特基接触相邻的钝化层的部分上。 通过最小化打开钝化层中的肖特基接触窗口并在该窗口中形成肖特基接触材料之间的工艺步骤，可以显着减少所得到的具有肖特基栅极的场效应器件的栅极泄漏。

公开(公告)号：US20090146191A1

公开(公告)日：2009-06-11

申请号：US11950820

申请日：2007-12-05

申请人： Bruce M. Green ,  Haldane S. Henry ,  Chun-Li Liu ,  Karen E. Moore ,  Matthias Passlack

发明人： Bruce M. Green ,  Haldane S. Henry ,  Chun-Li Liu ,  Karen E. Moore ,  Matthias Passlack

IPC分类号： H01L29/00 ,  H01L21/338

CPC分类号： H01L21/28581 ,  H01L21/28587 ,  H01L29/0657 ,  H01L29/2003 ,  H01L29/42316 ,  H01L29/432 ,  H01L29/475 ,  H01L29/7787

摘要： Method and apparatus are described for semiconductor devices. The method (100) comprises, providing a partially completed semiconductor device (31-1) including a substrate (21), a semiconductor (22) on the substrate (21) and a passivation layer (25) on the semiconductor (22), and using a first mask (32), locally etching the passivation layer (25) to expose a portion (36) of the semiconductor (22), and without removing the first mask (32) forming a Schottky contact (42-1) of a first material on the exposed portion (36) of the semiconductor (22), then removing the first mask (32) and using a further mask (44), forming a step-gate conductor (48-1) of a second material electrically coupled to the Schottky contact (42-1) and overlying parts (25-1) of the passivation layer (25) adjacent to the Schottky contact (42-1). By minimizing the process steps between opening the Schottky contact window (35) in the passivation layer (25) and forming the Schottky contact (42-1) material in this window (35), the gate leakage of a resulting field effect device (51-5) having a Schottky gate (42-1) is substantially reduced.

摘要翻译： 半导体器件描述了方法和装置。 方法（100）包括提供包括衬底（21）的部分完成的半导体器件（31-1），在衬底（21）上的半导体（22）和半导体（22）上的钝化层（25） 并且使用第一掩模（32）局部蚀刻钝化层（25）以暴露半导体（22）的一部分（36），并且不移除形成肖特基接触（42-1）的第一掩模（32） 在所述半导体（22）的暴露部分（36）上的第一材料，然后去除所述第一掩模（32）并使用另外的掩模（44），形成第二材料的步进栅极导体（48-1） 耦合到与肖特基触点（42-1）相邻的钝化层（25）的肖特基接触（42-1）和上覆部分（25-1）。 通过最小化打开钝化层（25）中的肖特基接触窗（35）并在该窗口（35）中形成肖特基接触（42-1）材料之间的工艺步骤，得到的场效应器件（51）的栅极泄漏 -5）具有肖特基门（42-1）。