利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

40 条记录 (耗时 0.056 秒)

    Apparatus for spatial and temporal sampling in a computer memory system
    4.
    发明授权
    Apparatus for spatial and temporal sampling in a computer memory system 失效
    用于在计算机存储器系统中进行空间和时间采样的装置

    公开(公告)号：US06202127B1

    公开(公告)日：2001-03-13

    申请号：US08979822

    申请日：1997-11-26

    申请人： Jeffrey A. Dean ,  James E. Hicks, Jr. ,  Carl A. Waldspurger ,  William E. Weihl

    发明人： Jeffrey A. Dean ,  James E. Hicks, Jr. ,  Carl A. Waldspurger ,  William E. Weihl

    IPC分类号： G06F1200

    CPC分类号： G06F11/3466 ,  G06F11/348 ,  G06F2201/81 ,  G06F2201/815 ,  G06F2201/86 ,  G06F2201/88 ,  G06F2201/885

    摘要： An apparatus for sampling states of a computer system having a hierarchical memory arranged at a plurality of levels, the hierarchical memory storing data at addresses. The apparatus includes a selector for selecting memory transactions based on first state and transaction information. The memory transactions are to be processed by the hierarchical memory. A trigger activates the selector based on second state and transaction information. A sampler stores states of the computer system that are identified with the selected instructions while processing the selected memory transactions in the hierarchical memory.

    摘要翻译： 一种用于对具有以多个级别排列的分级存储器的计算机系统的状态进行采样的装置，所述分层存储器在地址处存储数据。 该装置包括：基于第一状态和交易信息选择存储器交易的选择器。 存储器事务将由分层存储器处理。 触发器基于第二状态和交易信息激活选择器。 采样器存储在分层存储器中处理所选择的存储器事务时用所选指令标识的计算机系统的状态。

    Apparatus for determining the instantaneous average number of instructions processed
    5.
    发明授权
    Apparatus for determining the instantaneous average number of instructions processed 失效
    用于确定处理的指令的瞬时平均数的装置

    公开(公告)号：US06175814B1

    公开(公告)日：2001-01-16

    申请号：US08977438

    申请日：1997-11-26

    申请人： George Z. Chrysos ,  Jeffrey Dean ,  James E. Hicks, Jr. ,  Carl A. Waldspurger ,  William E. Weihl

    发明人： George Z. Chrysos ,  Jeffrey Dean ,  James E. Hicks, Jr. ,  Carl A. Waldspurger ,  William E. Weihl

    IPC分类号： G06F900

    CPC分类号： G06F11/3466 ,  G06F11/3452 ,  G06F2201/86 ,  G06F2201/88 ,  G06F2201/885

    摘要： An apparatus is provided for determining an average number of instructions entering a stage of a processor pipeline of a computer system during a clock cycle of a processor clock. The number of instructions entering a particular stage of the pipeline are stored in a queue during each of a predetermined number (N) of clock cycles. The total number of instructions processed over the last P clock cycles is computed, where P is less than or equal to N. The total number of instructions processed is divided by the last P processor cycles to yield the instantaneous average number of instructions processed for each processor cycle. This average number of instructions processed is communicated to software.

    摘要翻译： 提供了一种用于在处理器时钟的时钟周期期间确定进入计算机系统的处理器流水线的阶段的平均数量的装置。 在预定数量（N）个时钟周期的每一个期间，进入流水线的特定级的指令的数量被存储在队列中。 计算在最后P个时钟周期中处理的指令总数，其中P小于或等于N。处理的指令的总数除以最后的P个处理器周期，以产生每个处理的指令的瞬时平均数 处理器周期。 处理的平均指令数量传达给软件。

    High frequency sampling of processor performance counters
    7.
    发明授权
    High frequency sampling of processor performance counters 失效
    处理器性能计数器的高频采样

    公开(公告)号：US5796939A

    公开(公告)日：1998-08-18

    申请号：US812899

    申请日：1997-03-10

    申请人： Lance M. Berc ,  Sanjay Ghemawat ,  Monika H. Henzinger ,  Richard L. Sites ,  Carl A Waldspurger ,  William E. Weihl

    发明人： Lance M. Berc ,  Sanjay Ghemawat ,  Monika H. Henzinger ,  Richard L. Sites ,  Carl A Waldspurger ,  William E. Weihl

    IPC分类号： G06F11/34 ,  G06F15/16 ,  G06F15/177 ,  G06F11/00

    CPC分类号： G06F11/348 ,  G06F11/3409 ,  G06F11/3495 ,  G06F2201/86 ,  G06F2201/88 ,  G06F2201/885

    摘要： In a computer system, an apparatus is configured to collect performance data of a computer system including a plurality of processors for concurrently executing instructions of a program. A plurality of performance counters are coupled to each processor. The performance counters store performance data generated by each processor while executing the instructions. An interrupt handler executes on each processors, the interrupt handler samples the performance data of the processor in response to interrupts. A first memory includes a hash table associated with each interrupt handler, the hash table stores the performance data sampled by the interrupt handler executing on the processor. A second memory includes an overflow buffer, the overflow buffer stores the performance data while portions of the hash tables are active or full. A third memory includes a user buffer, and means are provided for periodically flushing the performance data from the hash tables and the overflow to the user buffer.

    摘要翻译： 在计算机系统中，装置被配置为收集包括多个处理器的计算机系统的性能数据，用于并行执行程序的指令。 多个性能计数器耦合到每个处理器。 性能计数器存储执行指令时由每个处理器生成的性能数据。 中断处理程序在每个处理器上执行，中断处理程序响应中断来采样处理器的性能数据。 第一存储器包括与每个中断处理程序相关联的散列表，散列表存储由处理器上执行的中断处理程序采样的性能数据。 第二存储器包括溢出缓冲器，溢出缓冲器存储性能数据，而哈希表的一部分是活动的或是满的。 第三存储器包括用户缓冲器，并且提供用于周期性地从哈希表中刷新性能数据并向用户缓冲器溢出的装置。

    Apparatus for sampling instruction operand or result values in a processor pipeline
    9.
    发明授权
    Apparatus for sampling instruction operand or result values in a processor pipeline 失效
    用于在处理器流水线中对指令操作数或结果值进行采样的装置

    公开(公告)号：US5923872A

    公开(公告)日：1999-07-13

    申请号：US979848

    申请日：1997-11-26

    申请人： George Z. Chrysos ,  Jeffrey Dean ,  James E. Hicks ,  Carl A. Waldspurger ,  William E. Weihl

    发明人： George Z. Chrysos ,  Jeffrey Dean ,  James E. Hicks ,  Carl A. Waldspurger ,  William E. Weihl

    IPC分类号： G06F9/38 ,  G06F11/34 ,  G06F9/00

    CPC分类号： G06F11/348 ,  G06F11/3466

    摘要： An apparatus is provided for sampling values of operands of instructions in a processor pipeline of a system, the pipeline having a plurality of processing stages. Instructions are fetched into a first stage of the pipeline. Any one of the fetched instructions are identified as a particular selected instruction. Values of results computed during the processing of the particular selected instruction are recorded in a sampling record along with state information identifying the particular selected instruction. Software is informed whenever the particular selected instruction leaves the pipeline to read the recorded values and state information.

    摘要翻译： 提供了一种用于对系统的处理器流水线中的指令的操作数的值进行采样的装置，该管线具有多个处理级。 指令被提取到管道的第一阶段。 获取的指令中的任何一个被标识为特定的选择指令。 在特定所选指令的处理期间计算的结果的值与标识特定所选指令的状态信息一起记录在采样记录中。 当特定的选择指令离开管道以读取记录的值和状态信息时，通知软件。