公开(公告)号：US09081711B2

公开(公告)日：2015-07-14

申请号：US14090428

申请日：2013-11-26

申请人： KABUSHIKI KAISHA TOSHIBA

发明人： Kenta Yasufuku ,  Shigeaki Iwasa ,  Yasuhiko Kurosawa ,  Hiroo Hayashi ,  Seiji Maeda ,  Mitsuo Saito

IPC分类号： G06F13/16 ,  G06F12/10 ,  G06F12/08 ,  G06F12/12

CPC分类号： G06F12/1063 ,  G06F12/0831 ,  G06F12/1027 ,  G06F12/1054 ,  G06F12/1081 ,  G06F12/12 ,  Y02D10/13

摘要： An embodiment provides a virtual address cache memory including: a TLB virtual page memory configured to, when a rewrite to a TLB occurs, rewrite entry data; a data memory configured to hold cache data using a virtual page tag or a page offset as a cache index; a cache state memory configured to hold a cache state for the cache data stored in the data memory, in association with the cache index; a first physical address memory configured to, when the rewrite to the TLB occurs, rewrite a held physical address; and a second physical address memory configured to, when the cache data is written to the data memory after the occurrence of the rewrite to the TLB, rewrite a held physical address.

摘要翻译： 实施例提供了一种虚拟地址高速缓存存储器，包括：TLB虚拟页面存储器，被配置为当对TLB的重写发生时，重写入口数据; 数据存储器，被配置为使用虚拟页标签或页偏移来保存高速缓存数据作为高速缓存索引; 高速缓存状态存储器，被配置为与高速缓存索引相关联地保存存储在数据存储器中的高速缓存数据的高速缓存状态; 第一物理地址存储器，被配置为当对所述TLB的重写发生时，重写所保持的物理地址; 以及第二物理地址存储器，被配置为当在发生对TLB的重写之后将高速缓存数据写入数据存储器时，重写保持的物理地址。

公开(公告)号：US20140164702A1

公开(公告)日：2014-06-12

申请号：US14090428

申请日：2013-11-26

申请人： KABUSHIKI KAISHA TOSHIBA

发明人： Kenta Yasufuku ,  Shigeaki Iwasa ,  Yasuhiko Kurosawa ,  Hiroo Hayashi ,  Seiji Maeda ,  Mitsuo Saito

IPC分类号： G06F12/10 ,  G06F12/12 ,  G06F12/08

CPC分类号： G06F12/1063 ,  G06F12/0831 ,  G06F12/1027 ,  G06F12/1054 ,  G06F12/1081 ,  G06F12/12 ,  Y02D10/13

摘要： An embodiment provides a virtual address cache memory including: a TLB virtual page memory configured to, when a rewrite to a TLB occurs, rewrite entry data; a data memory configured to hold cache data using a virtual page tag or a page offset as a cache index; a cache state memory configured to hold a cache state for the cache data stored in the data memory, in association with the cache index; a first physical address memory configured to, when the rewrite to the TLB occurs, rewrite a held physical address; and a second physical address memory configured to, when the cache data is written to the data memory after the occurrence of the rewrite to the TLB, rewrite a held physical address.

摘要翻译： 实施例提供了一种虚拟地址高速缓存存储器，包括：TLB虚拟页面存储器，被配置为当对TLB的重写发生时，重写入口数据; 数据存储器，被配置为使用虚拟页标签或页偏移来保存高速缓存数据作为高速缓存索引; 高速缓存状态存储器，被配置为与高速缓存索引相关联地保存存储在数据存储器中的高速缓存数据的高速缓存状态; 第一物理地址存储器，被配置为当对所述TLB的重写发生时，重写所保持的物理地址; 以及第二物理地址存储器，被配置为当在发生对TLB的重写之后将高速缓存数据写入数据存储器时，重写保持的物理地址。