公开(公告)号：US4184909A

公开(公告)日：1980-01-22

申请号：US935286

申请日：1978-08-21

申请人： Kenneth Chang ,  David C. Cosman ,  Helmut M. Gartner ,  Anthony J. Hoeg, Jr.

发明人： Kenneth Chang ,  David C. Cosman ,  Helmut M. Gartner ,  Anthony J. Hoeg, Jr.

IPC分类号： G03F7/09 ,  H01L21/033 ,  H01L21/306 ,  H01L21/3213 ,  H01L21/768 ,  C23F1/02 ,  C03C15/00 ,  C03C25/06

CPC分类号： H01L21/32136 ,  G03F7/094 ,  H01L21/0332 ,  H01L21/32137 ,  H01L21/76802

摘要： A method for forming thin film interconnection patterns atop substrates, particularly semiconductor substrates. It features the use of the passivation layer itself, typically glass, as a stable masking material to etch the conductive lines. Conversely, the metal conductor is used as a stable mask in etching the glass to form via holes. The process provides a practical resist system which is compatible with reactive ion etching or other dry etching process.

摘要翻译： 一种用于在衬底，特别是半导体衬底上形成薄膜互连图案的方法。 其特征在于使用钝化层本身（通常为玻璃）作为稳定的掩模材料来蚀刻导电线。 相反，金属导体在蚀刻玻璃时用作稳定的掩模以形成通孔。 该方法提供了与反应离子蚀刻或其他干法蚀刻工艺兼容的实用抗蚀剂体系。

公开(公告)号：US4458407A

公开(公告)日：1984-07-10

申请号：US481212

申请日：1983-04-01

申请人： Anthony J. Hoeg, Jr. ,  Charles T. Kroll ,  Geoffrey B. Stephens

发明人： Anthony J. Hoeg, Jr. ,  Charles T. Kroll ,  Geoffrey B. Stephens

IPC分类号： H01L27/112 ,  H01L21/8246 ,  H01L21/8247 ,  H01L27/115 ,  H01L29/788 ,  H01L29/792 ,  H01L21/04

CPC分类号： H01L27/11517 ,  H01L27/115 ,  H01L29/7882

摘要： A process for placing non-continuous Dual Electron Injection Structures (DEIS) between two layers of polysilicon used to form an array of poly devices on an integrated circuit substrate. Separate masks are used to define Poly 1 and Poly 2 devices, respectively. The DEIS structure is disposed above the poly 1 devices. A silicon nitride (Si.sub.3 N.sub.4) layer is used to mask the DEIS structure and prevents it from oxidizing during certain processing steps. A thin layer of poly x is placed between the DEIS structure and the Si.sub.3 N.sub.4. The poly x layer forms a buffer and protects the DEIS during an etching step which removes the Si.sub.3 N.sub.4 layer.

摘要翻译： 在用于在集成电路基板上形成多晶硅器件阵列的两层多晶硅之间放置非连续双电子注入结构（DEIS）的方法。 分别使用单独的掩模来定义Poly 1和Poly 2器件。 DEIS结构设置在poly 1器件的上方。 氮化硅（Si 3 N 4）层用于掩蔽DEIS结构并防止其在某些加工步骤中氧化。 在DEIS结构和Si3N4之间放置一层薄的多晶x。 在移除Si 3 N 4层的蚀刻步骤中，多层形成缓冲器并保护DEIS。