公开(公告)号：US08813073B2

公开(公告)日：2014-08-19

申请号：US13116601

申请日：2011-05-26

申请人： Ki-Seok Kwon ,  Suk-Jin Kim ,  Scott Mahlke ,  Yong-Jun Park

发明人： Ki-Seok Kwon ,  Suk-Jin Kim ,  Scott Mahlke ,  Yong-Jun Park

IPC分类号： G06F9/455 ,  G06F9/46

CPC分类号： G06F8/451 ,  G06F9/5088

摘要： An apparatus and method capable of reducing idle resources in a multicore device and improving the use of available resources in the multicore device are provided. The apparatus includes a static scheduling unit configured to generate one or more task groups, and to allocate the task groups to virtual cores by dividing or combining the tasks included in the task groups based on the execution time estimates of the task groups. The apparatus also includes a dynamic scheduling unit configured to map the virtual cores to physical cores.

摘要翻译： 提供了一种能够减少多核设备中的空闲资源并改进多核设备中可用资源的使用的装置和方法。 该装置包括：静态调度单元，被配置为生成一个或多个任务组，并且通过基于任务组的执行时间估计来划分或组合包括在任务组中的任务来将任务组分配给虚拟核。 该装置还包括被配置为将虚拟核心映射到物理核心的动态调度单元。

公开(公告)号：US20120159507A1

公开(公告)日：2012-06-21

申请号：US13116601

申请日：2011-05-26

申请人： Ki-Seok Kwon ,  Suk-Jin Kim ,  Scott Mahlke ,  Yong-Jun Park

发明人： Ki-Seok Kwon ,  Suk-Jin Kim ,  Scott Mahlke ,  Yong-Jun Park

IPC分类号： G06F9/50

CPC分类号： G06F8/451 ,  G06F9/5088

摘要： An apparatus and method capable of reducing idle resources in a multicore device and improving the use of available resources in the multicore device are provided. The apparatus includes a static scheduling unit configured to generate one or more task groups, and to allocate the task groups to virtual cores by dividing or combining the tasks included in the task groups based on the execution time estimates of the task groups. The apparatus also includes a dynamic scheduling unit configured to map the virtual cores to physical cores.

摘要翻译： 提供了一种能够减少多核设备中的空闲资源并改进多核设备中可用资源的使用的装置和方法。 该装置包括：静态调度单元，被配置为生成一个或多个任务组，并且通过基于任务组的执行时间估计来划分或组合包括在任务组中的任务来将任务组分配给虚拟核。 该装置还包括被配置为将虚拟核心映射到物理核心的动态调度单元。

公开(公告)号：US20110225369A1

公开(公告)日：2011-09-15

申请号：US13036102

申请日：2011-02-28

申请人： Jae-Un PARK ,  Ki-Seok Kwon ,  Suk-Jin Kim

发明人： Jae-Un PARK ,  Ki-Seok Kwon ,  Suk-Jin Kim

IPC分类号： G06F12/08

CPC分类号： G06F12/0846 ,  G06F12/0857

摘要： A multiport data cache apparatus and a method of controlling the same are provided. The multiport data cache apparatus includes a plurality of cache banks configured to share a cache line, and a data cache controller configured to receive cache requests for the cache banks, each of which including a cache bank identifier, transfer the received cache requests to the respective cache banks according to the cache bank identifiers, and process the cache requests independently from one another.

摘要翻译： 提供了一种多端口数据缓存装置及其控制方法。 多端口数据高速缓存装置包括配置成共享高速缓存行的多个高速缓冲存储器组，以及数据高速缓存控制器，被配置为接收高速缓冲存储器的缓存请求，每个高速缓冲存储器包括高速缓存存储体标识符， 根据缓存存储体标识符缓存存储器，并且彼此独立地处理缓存请求。

公开(公告)号：US08583873B2

公开(公告)日：2013-11-12

申请号：US13036102

申请日：2011-02-28

申请人： Jae-Un Park ,  Ki-Seok Kwon ,  Suk-Jin Kim

发明人： Jae-Un Park ,  Ki-Seok Kwon ,  Suk-Jin Kim

IPC分类号： G06F12/00 ,  G06F13/00

CPC分类号： G06F12/0846 ,  G06F12/0857

摘要： A multiport data cache apparatus and a method of controlling the same are provided. The multiport data cache apparatus includes a plurality of cache banks configured to share a cache line, and a data cache controller configured to receive cache requests for the cache banks, each of which including a cache bank identifier, transfer the received cache requests to the respective cache banks according to the cache bank identifiers, and process the cache requests independently from one another.

摘要翻译： 提供了一种多端口数据缓存装置及其控制方法。 多端口数据高速缓存装置包括配置成共享高速缓存行的多个高速缓冲存储器组，以及数据高速缓存控制器，被配置为接收高速缓冲存储器的缓存请求，每个高速缓冲存储器包括高速缓存存储体标识符， 根据缓存存储体标识符缓存存储器，并且彼此独立地处理缓存请求。

公开(公告)号：US08433829B2

公开(公告)日：2013-04-30

申请号：US12948516

申请日：2010-11-17

申请人： Ki-Seok Kwon ,  Jae-Un Park ,  Suk-Jin Kim

发明人： Ki-Seok Kwon ,  Jae-Un Park ,  Suk-Jin Kim

IPC分类号： G06F13/28

CPC分类号： G06F13/28 ,  G11C15/00

摘要： Provided is a Direct Memory Access (DMA) controller which provides a function of searching for a specific pattern from data being transmitted during DMA transmission. The DMA controller stores at least one pattern value. The DMA controller compares data being transmitted to a pattern value while transmitting the data using a DMA method, and generates, in response to data matching the pattern value being detected, a signal indicating that the data matching the pattern value has been detected. The DMA controller stores an address of the data matching the pattern value in response to the generated signal.

摘要翻译： 提供了一种直接存储器访问（DMA）控制器，其提供了在DMA传输期间正在传输的数据中搜索特定模式的功能。 DMA控制器存储至少一个模式值。 DMA控制器在使用DMA方法发送数据的同时将正在发送的数据与模式值进行比较，并且响应于正被检测的图案值的数据匹配而产生指示已经检测到与模式值匹配的数据的信号。 DMA控制器响应于所生成的信号存储与模式值匹配的数据的地址。

公开(公告)号：US20130151815A1

公开(公告)日：2013-06-13

申请号：US13711418

申请日：2012-12-11

申请人： Dong-Kwan Suh ,  Suk-Jin Kim ,  Hyeong-Seok Yu ,  Ki-Seok Kwon ,  Jae-Un Park

发明人： Dong-Kwan Suh ,  Suk-Jin Kim ,  Hyeong-Seok Yu ,  Ki-Seok Kwon ,  Jae-Un Park

IPC分类号： G06F15/78

CPC分类号： G06F15/7867 ,  G06F9/3001 ,  G06F9/3867

摘要： A reconfigurable processor includes a plurality of mini-cores and an external network to which the mini-cores are connected. Each of the mini-cores includes a first function unit including a first group of operation elements, a second function unit including a second group of operation elements that is different from the first group of operation elements, and an internal network to which the first function unit and the second function unit are connected.

摘要翻译： 可重配置处理器包括多个微型核心和连接微型核心的外部网络。 每个微型核心包括包括第一组操作元件的第一功能单元，包括与第一组操作元件不同的第二组操作元件的第二功能单元，以及内部网络，第一功能单元 单元和第二个功能单元连接。

公开(公告)号：US20130151794A1

公开(公告)日：2013-06-13

申请号：US13709542

申请日：2012-12-10

申请人： Jae-Un Park ,  Ki-Seok Kwon ,  Suk-Jin Kim

发明人： Jae-Un Park ,  Ki-Seok Kwon ,  Suk-Jin Kim

IPC分类号： G06F12/00

CPC分类号： G06F12/00 ,  G06F13/1673 ,  G06F13/1689 ,  G06F13/18

摘要： Provided is a memory controller that manages memory access requests between the processor and the memory. In response to the memory controller receiving two or more memory access requests for the same area of memory, the memory controller is configured to stall the memory controller and sequentially process the memory access requests.

摘要翻译： 提供了一种管理处理器和存储器之间的存储器访问请求的存储器控​​制器。 响应于存储器控制器接收到相同存储器区域的两个或多个存储器访问请求，存储器控制器被配置为停止存储器控制器并且顺序地处理存储器访问请求。