公开(公告)号：US08735050B2

公开(公告)日：2014-05-27

申请号：US13567233

申请日：2012-08-06

申请人： Lei Yuan ,  Hidekazu Yoshida ,  Jongwook Kye ,  Qi Xiang ,  Mahbub Rashed

发明人： Lei Yuan ,  Hidekazu Yoshida ,  Jongwook Kye ,  Qi Xiang ,  Mahbub Rashed

IPC分类号： G03F1/00 ,  G06F17/50

CPC分类号： G06F17/5068 ,  G03F7/70466 ,  H01L2924/0002 ,  H01L2924/00

摘要： Integrated circuits and methods for fabricating integrated circuits are provided. One method includes creating a master pattern layout including first and second adjacent cells. The first adjacent cell has a first border pin with a first routing line. The second adjacent cell has a second border pin with a second routing line. The first and second routing lines overlap to define an edge-edge stitch to couple the first and second border pins. The master pattern layout is decomposed into sub-patterns.

摘要翻译： 提供了用于制造集成电路的集成电路和方法。 一种方法包括创建包括第一和第二相邻单元格的主图案布局。 第一相邻单元具有带有第一路由线的第一边界引脚。 第二相邻单元具有带有第二路由线的第二边界引脚。 第一和第二路由线重叠以限定边缘线迹以耦合第一和第二边界引脚。 主模式布局被分解为子模式。

公开(公告)号：US20140035151A1

公开(公告)日：2014-02-06

申请号：US13567233

申请日：2012-08-06

申请人： Lei Yuan ,  Hidekazu Yoshida ,  Jongwook Kye ,  Qi Xiang ,  Mahbub Rashed

发明人： Lei Yuan ,  Hidekazu Yoshida ,  Jongwook Kye ,  Qi Xiang ,  Mahbub Rashed

IPC分类号： H01L21/308 ,  H01L23/50 ,  G06F17/50

CPC分类号： G06F17/5068 ,  G03F7/70466 ,  H01L2924/0002 ,  H01L2924/00

摘要： Integrated circuits and methods for fabricating integrated circuits are provided. One method includes creating a master pattern layout including first and second adjacent cells. The first adjacent cell has a first border pin with a first routing line. The second adjacent cell has a second border pin with a second routing line. The first and second routing lines overlap to define an edge-edge stitch to couple the first and second border pins. The master pattern layout is decomposed into sub-patterns.

摘要翻译： 提供了用于制造集成电路的集成电路和方法。 一种方法包括创建包括第一和第二相邻单元格的主图案布局。 第一相邻单元具有带有第一路由线的第一边界引脚。 第二相邻单元具有带有第二路由线的第二边界引脚。 第一和第二路由线重叠以限定边缘线迹以耦合第一和第二边界引脚。 主模式布局被分解为子模式。

公开(公告)号：US08677291B1

公开(公告)日：2014-03-18

申请号：US13646760

申请日：2012-10-08

申请人： Lei Yuan ,  Jongwook Kye ,  Mahbub Rashed ,  Qinglei Wang

发明人： Lei Yuan ,  Jongwook Kye ,  Mahbub Rashed ,  Qinglei Wang

IPC分类号： G06F17/50

CPC分类号： G06F17/5077 ,  H01L25/00 ,  H01L27/0203 ,  H01L2924/0002 ,  H01L2924/00

摘要： A method for enabling functionality in circuit designs utilizing colorless DPT M1 route placement that maintains high routing efficiency and guarantees M1 decomposability of a target pattern and the resulting circuit are disclosed. Embodiments include: determining a boundary abutting first and second cells in an IC; determining a side of a first edge pin in the first cell facing a side of a second edge pin in the second cell; determining a first vertical segment of at least a portion of the side of the first edge pin and a second vertical segment of at least a portion of the side of the second edge pin; designating an area between the first vertical segment and the boundary as a first portion of a routing zone; and designating an area between the second vertical segment and the boundary as a second portion of the routing zone.

摘要翻译： 公开了一种利用无色DPT M1路由放置的电路设计中的功能的方法，其保持高路由效率并保证目标模式和所得电路的M1可分解性。 实施例包括：确定与IC中的第一和第二小区邻接的边界; 确定所述第一单元中面向所述第二单元中的第二边缘销的一侧的第一边缘销的一侧; 确定第一边缘销的侧面的至少一部分的第一垂直段和第二边缘销的侧面的至少一部分的第二垂直段; 指定所述第一垂直段和所述边界之间的区域作为路由区的第一部分; 并且指定所述第二垂直段和所述边界之间的区域作为所述路由区的第二部分。

公开(公告)号：US20140097892A1

公开(公告)日：2014-04-10

申请号：US13646760

申请日：2012-10-08

申请人： Lei Yuan ,  Jongwook Kye ,  Mahbub Rashed ,  Qinglei Wang

发明人： Lei Yuan ,  Jongwook Kye ,  Mahbub Rashed ,  Qinglei Wang

IPC分类号： G06F17/50 ,  H01L25/00

CPC分类号： G06F17/5077 ,  H01L25/00 ,  H01L27/0203 ,  H01L2924/0002 ,  H01L2924/00

摘要： A method for enabling functionality in circuit designs utilizing colorless DPT M1 route placement that maintains high routing efficiency and guarantees M1 decomposability of a target pattern and the resulting circuit are disclosed. Embodiments include: determining a boundary abutting first and second cells in an IC; determining a side of a first edge pin in the first cell facing a side of a second edge pin in the second cell; determining a first vertical segment of at least a portion of the side of the first edge pin and a second vertical segment of at least a portion of the side of the second edge pin; designating an area between the first vertical segment and the boundary as a first portion of a routing zone; and designating an area between the second vertical segment and the boundary as a second portion of the routing zone.

摘要翻译： 公开了一种利用无色DPT M1路由放置的电路设计中的功能的方法，其保持高路由效率并保证目标模式和所得电路的M1可分解性。 实施例包括：确定与IC中的第一和第二小区邻接的边界; 确定所述第一单元中面向所述第二单元中的第二边缘销的一侧的第一边缘销的一侧; 确定第一边缘销的侧面的至少一部分的第一垂直段和第二边缘销的侧面的至少一部分的第二垂直段; 指定所述第一垂直段和所述边界之间的区域作为路由区的第一部分; 并且指定所述第二垂直段和所述边界之间的区域作为所述路由区的第二部分。

公开(公告)号：US08741763B2

公开(公告)日：2014-06-03

申请号：US13465129

申请日：2012-05-07

申请人： Yuansheng Ma ,  Jongwook Kye ,  Harry Levinson ,  Hidekazu Yoshida ,  Mahbub Rashed

发明人： Yuansheng Ma ,  Jongwook Kye ,  Harry Levinson ,  Hidekazu Yoshida ,  Mahbub Rashed

IPC分类号： H01L21/44 ,  H01L23/528

CPC分类号： H01L21/76895 ,  H01L23/528 ,  H01L27/0207 ,  H01L27/11807 ,  H01L2027/11875 ,  H01L2924/0002 ,  H01L2924/00

摘要： An approach for providing layout designs with via routing structures is disclosed. Embodiments include: providing a gate structure and a diffusion contact on a substrate; providing a gate contact on the gate structure; providing a metal routing structure that does not overlie a portion of the gate contact, the diffusion contact, or a combination thereof; and providing a via routing structure over the portion and under a part of the metal routing structure to couple the gate contact, the diffusion contact, or a combination thereof to the metal routing structure.

摘要翻译： 公开了一种通过路由结构提供布局设计的方法。 实施例包括：在衬底上提供栅极结构和扩散接触; 在栅极结构上提供栅极接触; 提供不覆盖栅极接触部分，扩散接触部分或其组合的金属布线结构; 以及在金属布线结构的部分和一部分之下提供通孔布线结构以将栅极接触，扩散接触或其组合耦合到金属布线结构。

公开(公告)号：US20130146982A1

公开(公告)日：2013-06-13

申请号：US13324699

申请日：2011-12-13

申请人： Mahbub Rashed ,  Steven Soss ,  Jongwook Kye ,  Irene Y. Lin ,  James Benjamin Gullette ,  Chinh Nguyen ,  Jeff Kim ,  Marc Tarabbia ,  Yuansheng Ma ,  Yunfei Deng ,  Rod Augur ,  Seung-Hyun Rhee ,  Scott Johnson ,  Subramani Kengeri ,  Suresh Venkatesan

发明人： Mahbub Rashed ,  Steven Soss ,  Jongwook Kye ,  Irene Y. Lin ,  James Benjamin Gullette ,  Chinh Nguyen ,  Jeff Kim ,  Marc Tarabbia ,  Yuansheng Ma ,  Yunfei Deng ,  Rod Augur ,  Seung-Hyun Rhee ,  Scott Johnson ,  Subramani Kengeri ,  Suresh Venkatesan

IPC分类号： H01L27/088

CPC分类号： H01L21/76895 ,  H01L27/0207 ,  H01L27/11807 ,  H01L2924/0002 ,  H01L2924/00

摘要： A semiconductor device is provided for implementing at least one logic element. The semiconductor device includes a semiconductor substrate with a first transistor and a second transistor formed on the semiconductor substrate. Each of the transistors includes a source, a drain, and a gate. A CA layer is electrically connected to at least one of the source or the drain of the first transistor. A CB layer is electrically connected to at least one of the gates of the transistors and the CA layer.

摘要翻译： 提供半导体器件用于实现至少一个逻辑元件。 半导体器件包括具有第一晶体管的半导体衬底和形成在半导体衬底上的第二晶体管。 每个晶体管包括源极，漏极和栅极。 CA层电连接到第一晶体管的源极或漏极中的至少一个。 CB层电连接到晶体管和CA层的至少一个栅极。

公开(公告)号：US08689154B2

公开(公告)日：2014-04-01

申请号：US13446418

申请日：2012-04-13

申请人： Mahbub Rashed ,  David Doman ,  Dinesh Somasekhar ,  Yan Wang ,  Yunfei Deng ,  Navneet Jain ,  Jongwook Kye ,  Ali Keshavarzi ,  Subramani Kengeri ,  Suresh Venkatesan

发明人： Mahbub Rashed ,  David Doman ,  Dinesh Somasekhar ,  Yan Wang ,  Yunfei Deng ,  Navneet Jain ,  Jongwook Kye ,  Ali Keshavarzi ,  Subramani Kengeri ,  Suresh Venkatesan

IPC分类号： G06F17/50

CPC分类号： G06F17/5045 ,  G06F17/5031 ,  G06F2217/84

摘要： An approach for providing timing-closed FinFET designs from planar designs is disclosed. Embodiments include: receiving one or more planar cells associated with a planar design; generating an initial FinFET design corresponding to the planar design based on the planar cells and a FinFET model; and processing the initial FinFET design to provide a timing-closed FinFET design. Other embodiments include: determining a race condition associated with a path of the initial FinFET design based on a timing analysis of the initial FinFET design; and increasing delay associated with the path to resolve hold violations associated with the race condition, wherein the processing of the initial FinFET design is based on the delay increase.

摘要翻译： 公开了一种从平面设计提供定时关闭的FinFET设计的方法。 实施例包括：接收与平面设计相关联的一个或多个平面单元; 基于平面单元和FinFET模型产生对应于平面设计的初始FinFET设计; 并处理初始FinFET设计以提供定时关闭的FinFET设计。 其他实施例包括：基于初始FinFET设计的时序分析确定与初始FinFET设计的路径相关联的竞争条件; 以及与解决与竞争条件相关联的持续违规的路径相关联的增加的延迟，其中初始FinFET设计的处理基于延迟增加。

公开(公告)号：US08679911B2

公开(公告)日：2014-03-25

申请号：US13465134

申请日：2012-05-07

申请人： Yan Wang ,  Yuansheng Ma ,  Jongwook Kye ,  Mahbub Rashed

发明人： Yan Wang ,  Yuansheng Ma ,  Jongwook Kye ,  Mahbub Rashed

IPC分类号： H01L21/8238

CPC分类号： H01L27/088 ,  H01L21/76895 ,  H01L21/823475 ,  H01L21/823871 ,  H01L27/0207 ,  H01L27/092

摘要： An approach for providing cross-coupling-based designs using diffusion contact structures is disclosed. Embodiments include providing first and second gate structures over a substrate; providing a gate cut region across the first gate structure, the second gate structure, or a combination thereof; providing a first gate contact over the first gate structure; providing a second gate contact over the second gate structure; and providing a diffusion contact structure coupling the first gate contact to the second gate contact, the diffusion contact structure having vertices within the gate cut region.

摘要翻译： 公开了一种使用扩散接触结构提供基于交叉耦合的设计的方法。 实施例包括在衬底上提供第一和第二栅极结构; 提供横跨所述第一栅极结构，所述第二栅极结构或其组合的栅极截止区域; 在第一栅极结构上提供第一栅极接触; 在所述第二栅极结构上提供第二栅极接触; 以及提供将所述第一栅极接触耦合到所述第二栅极接触的扩散接触结构，所述扩散接触结构在所述栅极切割区域内具有顶点。

公开(公告)号：US20130181289A1

公开(公告)日：2013-07-18

申请号：US13351101

申请日：2012-01-16

申请人： Marc Tarabbia ,  James B. Gullette ,  Mahbub Rashed ,  David S. Doman ,  Irene Y. Lin ,  Ingolf Lorenz ,  Larry Ho ,  Chinh Nguyen ,  Jeff Kim ,  Jongwook Kye ,  Yuansheng Ma ,  Yunfei Deng ,  Rod Augur ,  Seung-Hyun Rhee ,  Jason E. Stephens ,  Scott Johnson ,  Subramani Kengeri ,  Suresh Venkatesan

发明人： Marc Tarabbia ,  James B. Gullette ,  Mahbub Rashed ,  David S. Doman ,  Irene Y. Lin ,  Ingolf Lorenz ,  Larry Ho ,  Chinh Nguyen ,  Jeff Kim ,  Jongwook Kye ,  Yuansheng Ma ,  Yunfei Deng ,  Rod Augur ,  Seung-Hyun Rhee ,  Jason E. Stephens ,  Scott Johnson ,  Subramani Kengeri ,  Suresh Venkatesan

IPC分类号： H01L27/088 ,  H01L29/78

CPC分类号： H01L23/5286 ,  H01L21/76895 ,  H01L21/823475 ,  H01L27/088 ,  H01L2924/0002 ,  H01L2924/00

摘要： A semiconductor device includes a semiconductor substrate having a diffusion region. A transistor is formed within the diffusion region. A power rail is disposed outside the diffusion region. A contact layer is disposed above the substrate and below the power rail. A via is disposed between the contact layer and the power rail to electrically connect the contact layer to the power rail. The contact layer includes a first length disposed outside the diffusion region and a second length extending from the first length into the diffusion region and electrically connected to the transistor.

摘要翻译： 半导体器件包括具有扩散区域的半导体衬底。 晶体管形成在扩散区内。 电力轨设置在扩散区域的外侧。 接触层设置在基板上方和电源轨下方。 通孔设置在接触层和电源轨之间以将接触层电连接到电源轨。 接触层包括设置在扩散区域外部的第一长度和从第一长度延伸到扩散区域并电连接到晶体管的第二长度。

公开(公告)号：US20140042641A1

公开(公告)日：2014-02-13

申请号：US13568737

申请日：2012-08-07

申请人： Mahbub Rashed ,  Yuansheng Ma ,  Irene Lin ,  Jason Stephens ,  Yunfei Deng ,  Yuan Lei ,  Jongwook Kye ,  Rod Augur ,  Shibly Ahmed ,  Subramani Kengeri ,  Suresh Venkatesan

发明人： Mahbub Rashed ,  Yuansheng Ma ,  Irene Lin ,  Jason Stephens ,  Yunfei Deng ,  Yuan Lei ,  Jongwook Kye ,  Rod Augur ,  Shibly Ahmed ,  Subramani Kengeri ,  Suresh Venkatesan

IPC分类号： H01L21/768 ,  H01L23/48

CPC分类号： H01L23/5386 ,  H01L21/76895 ,  H01L21/823871 ,  H01L23/5384 ,  H01L27/0207 ,  H01L27/0924 ,  H01L29/7851 ,  H01L2924/0002 ,  H01L2924/00

摘要： An approach for providing MOL constructs using diffusion contact structures is disclosed. Embodiments include: providing a first diffusion region in a substrate; providing, via a first lithography process, a first diffusion contact structure; providing, via a second lithography process, a second diffusion contact structure; and coupling the first diffusion contact structure to the first diffusion region and the second diffusion contact structure. Embodiments include: providing a second diffusion region in the substrate; providing a diffusion gap region between the first and second diffusion regions; providing the diffusion contact structure over the diffusion gap region; and coupling, via the diffusion contact structure, the first and second diffusion regions.

摘要翻译： 公开了一种使用扩散接触结构提供MOL构造的方法。 实施例包括：在衬底中提供第一扩散区域; 通过第一光刻工艺提供第一扩散接触结构; 经由第二光刻工艺提供第二扩散接触结构; 以及将所述第一扩散接触结构耦合到所述第一扩散区和所述第二扩散接触结构。 实施例包括：在衬底中提供第二扩散区域; 在所述第一和第二扩散区之间提供扩散间隙区域; 在扩散间隙区域上提供扩散接触结构; 以及经由扩散接触结构耦合第一和第二扩散区域。