公开(公告)号：US08689154B2

公开(公告)日：2014-04-01

申请号：US13446418

申请日：2012-04-13

申请人： Mahbub Rashed ,  David Doman ,  Dinesh Somasekhar ,  Yan Wang ,  Yunfei Deng ,  Navneet Jain ,  Jongwook Kye ,  Ali Keshavarzi ,  Subramani Kengeri ,  Suresh Venkatesan

发明人： Mahbub Rashed ,  David Doman ,  Dinesh Somasekhar ,  Yan Wang ,  Yunfei Deng ,  Navneet Jain ,  Jongwook Kye ,  Ali Keshavarzi ,  Subramani Kengeri ,  Suresh Venkatesan

IPC分类号： G06F17/50

CPC分类号： G06F17/5045 ,  G06F17/5031 ,  G06F2217/84

摘要： An approach for providing timing-closed FinFET designs from planar designs is disclosed. Embodiments include: receiving one or more planar cells associated with a planar design; generating an initial FinFET design corresponding to the planar design based on the planar cells and a FinFET model; and processing the initial FinFET design to provide a timing-closed FinFET design. Other embodiments include: determining a race condition associated with a path of the initial FinFET design based on a timing analysis of the initial FinFET design; and increasing delay associated with the path to resolve hold violations associated with the race condition, wherein the processing of the initial FinFET design is based on the delay increase.

摘要翻译： 公开了一种从平面设计提供定时关闭的FinFET设计的方法。 实施例包括：接收与平面设计相关联的一个或多个平面单元; 基于平面单元和FinFET模型产生对应于平面设计的初始FinFET设计; 并处理初始FinFET设计以提供定时关闭的FinFET设计。 其他实施例包括：基于初始FinFET设计的时序分析确定与初始FinFET设计的路径相关联的竞争条件; 以及与解决与竞争条件相关联的持续违规的路径相关联的增加的延迟，其中初始FinFET设计的处理基于延迟增加。

公开(公告)号：US20130275935A1

公开(公告)日：2013-10-17

申请号：US13446418

申请日：2012-04-13

申请人： Mahbub Rashed ,  David Doman ,  Dinesh Somasekhar ,  Yan Wang ,  Yunfei Deng ,  Navneet Jain ,  Jongwook Kye ,  Ali Keshavarzi ,  Subramani Kengeri ,  Suresh Venkatesan

发明人： Mahbub Rashed ,  David Doman ,  Dinesh Somasekhar ,  Yan Wang ,  Yunfei Deng ,  Navneet Jain ,  Jongwook Kye ,  Ali Keshavarzi ,  Subramani Kengeri ,  Suresh Venkatesan

IPC分类号： G06F17/50

CPC分类号： G06F17/5045 ,  G06F17/5031 ,  G06F2217/84

摘要： An approach for providing timing-closed FinFET designs from planar designs is disclosed. Embodiments include: receiving one or more planar cells associated with a planar design; generating an initial FinFET design corresponding to the planar design based on the planar cells and a FinFET model; and processing the initial FinFET design to provide a timing-closed FinFET design. Other embodiments include: determining a race condition associated with a path of the initial FinFET design based on a timing analysis of the initial FinFET design; and increasing delay associated with the path to resolve hold violations associated with the race condition, wherein the processing of the initial FinFET design is based on the delay increase.

摘要翻译： 公开了一种从平面设计提供定时关闭的FinFET设计的方法。 实施例包括：接收与平面设计相关联的一个或多个平面单元; 基于平面单元和FinFET模型产生对应于平面设计的初始FinFET设计; 并处理初始FinFET设计以提供定时关闭的FinFET设计。 其他实施例包括：基于初始FinFET设计的时序分析确定与初始FinFET设计的路径相关联的竞争条件; 以及与解决与竞争条件相关联的持续违规的路径相关联的增加的延迟，其中初始FinFET设计的处理基于延迟增加。

公开(公告)号：US09196548B2

公开(公告)日：2015-11-24

申请号：US13729843

申请日：2012-12-28

申请人： Mahbub Rashed ,  Srikanth Samavedam ,  David Doman ,  Navneet Jain ,  Subramani Kengeri ,  Suresh Venkatesan

发明人： Mahbub Rashed ,  Srikanth Samavedam ,  David Doman ,  Navneet Jain ,  Subramani Kengeri ,  Suresh Venkatesan

IPC分类号： H01L21/84 ,  H01L27/12 ,  H01L21/8238 ,  H01L27/092

CPC分类号： H01L21/845 ,  H01L21/823821 ,  H01L27/0924 ,  H01L27/1211

摘要： Methodology enabling selectively connecting fin structures using a segmented trench salicide layer, and the resulting device are disclosed. Embodiments include: providing on a substrate at least one gate structure; providing first and second fin structures in a vertical direction intersecting with the at least one gate structure; and providing a first segment of a salicide layer, the first segment being formed along a horizontal direction and being connected with the second fin structure and separated from the first fin structure.

摘要翻译： 公开了使用分段沟槽自对准硅层选择性地连接翅片结构的方法，以及所得到的装置。 实施例包括：在衬底上提供至少一个栅极结构; 在与所述至少一个栅极结构相交的垂直方向上提供第一和第二鳍结构; 以及提供自对准层的第一段，所述第一段沿着水平方向形成并且与所述第二鳍结构连接并与所述第一鳍结构分离。

公开(公告)号：US20140183638A1

公开(公告)日：2014-07-03

申请号：US13729843

申请日：2012-12-28

申请人： Mahbub RASHED ,  Srikanth Samavedam ,  David Doman ,  Navneet Jain ,  Subramani Kengeri ,  Suresh Venkatesan

发明人： Mahbub RASHED ,  Srikanth Samavedam ,  David Doman ,  Navneet Jain ,  Subramani Kengeri ,  Suresh Venkatesan

IPC分类号： H01L21/84 ,  H01L27/12

CPC分类号： H01L21/845 ,  H01L21/823821 ,  H01L27/0924 ,  H01L27/1211

摘要： Methodology enabling selectively connecting fin structures using a segmented trench salicide layer, and the resulting device are disclosed. Embodiments include: providing on a substrate at least one gate structure; providing first and second fin structures in a vertical direction intersecting with the at least one gate structure; and providing a first segment of a salicide layer, the first segment being formed along a horizontal direction and being connected with the second fin structure and separated from the first fin structure.

摘要翻译： 公开了使用分段沟槽自对准硅层选择性地连接翅片结构的方法，以及所得到的装置。 实施例包括：在衬底上提供至少一个栅极结构; 在与所述至少一个栅极结构相交的垂直方向上提供第一和第二鳍结构; 以及提供自对准层的第一段，所述第一段沿着水平方向形成并且与所述第二鳍结构连接并与所述第一鳍结构分离。

公开(公告)号：US20140001563A1

公开(公告)日：2014-01-02

申请号：US13539830

申请日：2012-07-02

申请人： Mahbub Rashed ,  David Doman ,  Marc Tarabbia ,  Irene Lin ,  Jeff Kim ,  Chinh Nguyen ,  Steve Soss ,  Scott Johnson ,  Subramani Kengeri ,  Suresh Venkatesan

发明人： Mahbub Rashed ,  David Doman ,  Marc Tarabbia ,  Irene Lin ,  Jeff Kim ,  Chinh Nguyen ,  Steve Soss ,  Scott Johnson ,  Subramani Kengeri ,  Suresh Venkatesan

IPC分类号： H01L27/088 ,  H01L27/092

CPC分类号： H01L27/0207 ,  H01L27/11807

摘要： One illustrative device disclosed herein includes a continuous active region defined in a semiconducting substrate, first and second transistors formed in and above the continuous active region, each of the first and second transistors comprising a plurality of doped regions formed in the continuous active region, a conductive isolating electrode positioned above the continuous active region between the first and second transistors and a power rail conductively coupled to the conductive isolating electrode.

摘要翻译： 本文公开的一个说明性器件包括限定在半导体衬底中的连续有源区，形成在连续有源区中和上方的第一和第二晶体管，第一和第二晶体管中的每一个包括形成在连续有源区中的多个掺杂区， 导电隔离电极位于第一和第二晶体管之间的连续有源区上方，导电隔离电极与导电隔离电极导电耦合。

公开(公告)号：US08618607B1

公开(公告)日：2013-12-31

申请号：US13539830

申请日：2012-07-02

申请人： Mahbub Rashed ,  David Doman ,  Marc Tarabbia ,  Irene Lin ,  Jeff Kim ,  Chinh Nguyen ,  Steve Soss ,  Scott Johnson ,  Subramani Kengeri ,  Suresh Venkatesan

发明人： Mahbub Rashed ,  David Doman ,  Marc Tarabbia ,  Irene Lin ,  Jeff Kim ,  Chinh Nguyen ,  Steve Soss ,  Scott Johnson ,  Subramani Kengeri ,  Suresh Venkatesan

IPC分类号： H01L21/02

CPC分类号： H01L27/0207 ,  H01L27/11807

摘要： One illustrative device disclosed herein includes a continuous active region defined in a semiconducting substrate, first and second transistors formed in and above the continuous active region, each of the first and second transistors comprising a plurality of doped regions formed in the continuous active region, a conductive isolating electrode positioned above the continuous active region between the first and second transistors and a power rail conductively coupled to the conductive isolating electrode.

摘要翻译： 本文公开的一个说明性器件包括限定在半导体衬底中的连续有源区，形成在连续有源区中和上方的第一和第二晶体管，第一和第二晶体管中的每一个包括形成在连续有源区中的多个掺杂区， 导电隔离电极位于第一和第二晶体管之间的连续有源区上方，导电隔离电极与导电隔离电极导电耦合。

公开(公告)号：US08987128B2

公开(公告)日：2015-03-24

申请号：US13561932

申请日：2012-07-30

申请人： Mahbub Rashed ,  Marc Tarabbia ,  Chinh Nguyen ,  David Doman ,  Juhan Kim ,  Xiang Qi ,  Suresh Venkatesan

发明人： Mahbub Rashed ,  Marc Tarabbia ,  Chinh Nguyen ,  David Doman ,  Juhan Kim ,  Xiang Qi ,  Suresh Venkatesan

IPC分类号： H01L21/44 ,  H01L23/48 ,  H01L23/52 ,  H01L29/40 ,  G06F17/50 ,  H01L21/768 ,  H01L27/02 ,  H01L27/118

CPC分类号： H01L23/5381 ,  G06F17/5068 ,  G06F2217/12 ,  H01L21/768 ,  H01L21/76895 ,  H01L27/0207 ,  H01L27/11807 ,  H01L2027/11861 ,  H01L2027/11874 ,  H01L2924/0002 ,  Y02P90/265 ,  Y02T10/82 ,  H01L2924/00

摘要： An approach for providing cross-coupling-based designs using diffusion contact structures is disclosed. Embodiments include providing first and second gate structures over a substrate; providing a first gate cut region across the first gate structure, and a second gate cut region across the second gate structure; providing a first gate contact over the first gate structure, and a second gate contact over the second gate structure; and providing a diffusion contact structure between the first and second gate cut regions to couple the first gate contact to the second gate contact.

摘要翻译： 公开了一种使用扩散接触结构提供基于交叉耦合的设计的方法。 实施例包括在衬底上提供第一和第二栅极结构; 提供跨越第一栅极结构的第一栅极截止区域和穿过第二栅极结构的第二栅极截止区域; 在所述第一栅极结构上提供第一栅极接触，以及在所述第二栅极结构上方的第二栅极接触; 以及在所述第一和第二栅极切割区域之间提供扩散接触结构，以将所述第一栅极接触耦合到所述第二栅极接触。

公开(公告)号：US20140027918A1

公开(公告)日：2014-01-30

申请号：US13561932

申请日：2012-07-30

申请人： Mahbub Rashed ,  Marc Tarabbia ,  Chinh Nguyen ,  David Doman ,  Juhan Kim ,  Xiang Qi ,  Suresh Venkatesan

发明人： Mahbub Rashed ,  Marc Tarabbia ,  Chinh Nguyen ,  David Doman ,  Juhan Kim ,  Xiang Qi ,  Suresh Venkatesan

IPC分类号： H01L23/535 ,  H01L21/768

CPC分类号： H01L23/5381 ,  G06F17/5068 ,  G06F2217/12 ,  H01L21/768 ,  H01L21/76895 ,  H01L27/0207 ,  H01L27/11807 ,  H01L2027/11861 ,  H01L2027/11874 ,  H01L2924/0002 ,  Y02P90/265 ,  Y02T10/82 ,  H01L2924/00

摘要： An approach for providing cross-coupling-based designs using diffusion contact structures is disclosed. Embodiments include providing first and second gate structures over a substrate; providing a first gate cut region across the first gate structure, and a second gate cut region across the second gate structure; providing a first gate contact over the first gate structure, and a second gate contact over the second gate structure; and providing a diffusion contact structure between the first and second gate cut regions to couple the first gate contact to the second gate contact.

摘要翻译： 公开了一种使用扩散接触结构提供基于交叉耦合的设计的方法。 实施例包括在衬底上提供第一和第二栅极结构; 提供跨越第一栅极结构的第一栅极截止区域和穿过第二栅极结构的第二栅极截止区域; 在所述第一栅极结构上提供第一栅极接触，以及在所述第二栅极结构上方的第二栅极接触; 以及在所述第一和第二栅极切割区域之间提供扩散接触结构，以将所述第一栅极接触耦合到所述第二栅极接触。

公开(公告)号：US20050145111A1

公开(公告)日：2005-07-07

申请号：US10620262

申请日：2003-07-14

申请人： Bowie Keefer ,  David Doman ,  Christopher McLean

发明人： Bowie Keefer ,  David Doman ,  Christopher McLean

IPC分类号： B01D53/047 ,  B01D53/06 ,  B01D53/02

CPC分类号： B01D53/0454 ,  B01D53/0431 ,  B01D53/0476 ,  B01D53/06 ,  B01D2253/108 ,  B01D2256/16 ,  B01D2257/102 ,  B01D2259/40005

摘要： A rotary module for implementing a high frequency pressure swing adsorption process comprises a stator and a rotor rotatably coupled to the stator. The stator includes a first stator valve surface, a second stator valve surface, a plurality of first function compartments opening into the first stator valve surface, and a plurality of second function compartments opening into the second stator valve surface. The rotor includes a first rotor valve surface in communication with the first stator valve surface, a second rotor valve surface in communication with the second stator valve surface, and a plurality of flow paths for receiving adsorbent material therein. Each flow path includes a pair of opposite ends, and a plurality of apertures provided in the rotor valve surfaces and in communication with the flow path ends and the function ports for cyclically exposing each said flow path to a plurality of discrete pressure levels between the upper and lower pressures for maintaining uniform gas flow through the first and second function compartments.

摘要翻译： 用于实现高频变压吸附过程的旋转模块包括定子和可旋转地联接到定子的转子。 定子包括第一定子阀表面，第二定子阀表面，通向第一定子阀表面的多个第一功能室，以及通向第二定子阀表面的多个第二功能室。 转子包括与第一定子阀表面连通的第一转子阀表面，与第二定子阀表面连通的第二转子阀表面和用于在其中接收吸附材料的多个流动通道。 每个流动路径包括一对相对的端部，以及设置在转子阀表面中并与流路端部连通的多个孔，以及功能端口，用于将每个所述流动路径周期性地暴露于上部 以及更低的压力以保持均匀的气体流过第一和第二功能隔间。