公开(公告)号：US20100276783A1

公开(公告)日：2010-11-04

申请号：US12433042

申请日：2009-04-30

申请人： MARSHALL O. CATHEY ,  PUSHPA MAHALINGAM ,  WEIDONG TIAN ,  DAVID C. GUILING ,  XINFEN CHEN ,  BINGHUA HU ,  SOPA CHEVACHAROENKUL

发明人： MARSHALL O. CATHEY ,  PUSHPA MAHALINGAM ,  WEIDONG TIAN ,  DAVID C. GUILING ,  XINFEN CHEN ,  BINGHUA HU ,  SOPA CHEVACHAROENKUL

IPC分类号： H01L27/10 ,  H01L21/66 ,  H01L21/02

CPC分类号： H01L27/0805 ,  H01L22/26 ,  H01L28/40

摘要： A method of forming integrated circuits (IC) having at least one metal insulator metal (MIM) capacitor. A bottom electrode is formed on a predetermined region of a semiconductor surface of a substrate. At least one dielectric layer including silicon is formed on the bottom electrode, wherein a thickness of the dielectric layer is

摘要翻译： 一种形成具有至少一个金属绝缘体金属（MIM）电容器的集成电路（IC）的方法。 底部电极形成在基板的半导体表面的预定区域上。 在底部电极上形成至少一层包括硅的电介质层，其中电介质层的厚度<1000。在电介质层上形成顶部电极层。 在顶部电极层上形成图案化掩模层。 至少部分地使用干法刻蚀的蚀刻用于蚀刻图案化掩模层外部的顶部电极层，以到达介电层，该电介质层去除了介电层厚度的100埃。 干蚀刻工艺包括使用包含气体的第一卤素，包含氟的第二卤素和包含氟的气体和载气。

公开(公告)号：US20090061606A1

公开(公告)日：2009-03-05

申请号：US12267216

申请日：2008-11-07

申请人： MARTIN MOLLAT ,  TATHAGATA CHATTERJEE ,  HENRY L. EDWARDS ,  LANCE S. ROBERTSON ,  RICHARD B. IRWIN ,  BINGHUA HU

发明人： MARTIN MOLLAT ,  TATHAGATA CHATTERJEE ,  HENRY L. EDWARDS ,  LANCE S. ROBERTSON ,  RICHARD B. IRWIN ,  BINGHUA HU

IPC分类号： H01L21/265

CPC分类号： H01L29/866 ,  H01L21/26506 ,  H01L29/66098

摘要： The present invention provides a method for manufacturing a semiconductor device. In one embodiment, the method for manufacturing the semiconductor device includes a method for manufacturing a zener diode, including among others, forming a doped well (240) within a substrate (210) and forming a suppression implant (420) within the substrate (210). The method for manufacturing the zener diode may further include forming a cathode (620) and an anode (520) within the substrate (210), wherein the suppression implant (420) is located proximate the doped well (240) and configured to reduce threading dislocations.

摘要翻译： 本发明提供一种制造半导体器件的方法。 在一个实施例中，制造半导体器件的方法包括一种制造齐纳二极管的方法，其包括在衬底（210）内形成掺杂阱（240），并在衬底（210）内形成抑制注入（420） ）。 用于制造齐纳二极管的方法还可以包括在衬底（210）内形成阴极（620）和阳极（520），其中抑制注入（420）位于掺杂阱（240）附近，并且被配置为减少穿线 脱臼

公开(公告)号：US20140062524A1

公开(公告)日：2014-03-06

申请号：US13597439

申请日：2012-08-29

申请人： BINGHUA HU ,  PINGHAI HAO ,  SAMEER PENDHARKAR

发明人： BINGHUA HU ,  PINGHAI HAO ,  SAMEER PENDHARKAR

IPC分类号： H01L29/808 ,  G01R31/26 ,  H01L21/337

CPC分类号： H01L29/41725 ,  G06F2101/00 ,  G06F2201/00 ,  H01L21/00 ,  H01L29/0692 ,  H01L29/1066 ,  H01L29/42316 ,  H01L29/808

摘要： A junction field-effect transistor (JFET) includes a substrate having a first-type semiconductor surface including a topside surface, and a top gate of a second-type formed in the semiconductor surface. A first-type drain and a first-type source are formed on opposing sides of the top gate. A first deep trench isolation region has an inner first trench wall and an outer first trench wall surrounding the top gate, the drain and the source, and extends vertically to a deep trench depth from the topside surface. A second-type sinker formed in semiconductor surface extends laterally outside the outer first trench wall. The sinker extends vertically from the topside surface to a second-type deep portion which is both below the deep trench depth and laterally inside the inner first trench wall to provide a bottom gate.

摘要翻译： 结型场效应晶体管（JFET）包括具有包括顶侧表面的第一类型半导体表面的衬底和形成在半导体表面中的第二类型的顶栅。 第一型漏极和第一型源形成在顶栅的相对侧上。 第一深沟槽隔离区域具有围绕顶部栅极，漏极和源极的内部第一沟槽壁和外部第一沟槽壁，并且从顶侧表面垂直延伸到深沟槽深度。 形成在半导体表面中的第二类型沉降片在外部第一沟槽壁的外侧横向延伸。 沉降片从顶侧表面垂直延伸到第二类型深部，该深部位于深沟槽深度的下方并且在内部第一沟槽壁的横向内部以提供底部门。