利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

39 条记录 (耗时 0.021 秒)

    High speed data testing without high speed bit clock
    1.
    发明授权
    High speed data testing without high speed bit clock 有权
    无高速位时钟的高速数据测试

    公开(公告)号：US08630821B2

    公开(公告)日：2014-01-14

    申请号：US13189926

    申请日：2011-07-25

    申请人： Miao Li ,  Xiaohua Kong ,  Nam V. Dang ,  Cheng Zhong

    发明人： Miao Li ,  Xiaohua Kong ,  Nam V. Dang ,  Cheng Zhong

    IPC分类号： G06F11/30

    CPC分类号： G01R31/3177 ,  G06F1/04 ,  G09G5/006 ,  G09G2350/00 ,  G09G2370/12

    摘要： System and method for testing a high speed data path without generating a high speed bit clock, includes selecting a first high speed data path from a plurality of data paths for testing. Coherent clock data patterns are driven on one or more of remaining data paths of the plurality of data paths, wherein the coherent clock data patterns are in coherence with a low speed base clock. The first high speed data path is sampled by the coherent clock data patterns to generate a sampled first high speed data path, which is then tested at a speed of the low speed base clock.

    摘要翻译： 用于测试高速数据路径而不产生高速位时钟的系统和方法包括从多个数据路径中选择第一高速数据路径进行测试。 在多个数据路径的一个或多个剩余数据路径上驱动相干时钟数据模式，其中相干时钟数据模式与低速基准时钟保持一致。 第一高速数据路径被相干时钟数据模式采样，以产生采样的第一高速数据路径，然后以低速基准时钟的速度进行测试。

    HIGH SPEED DATA TESTING WITHOUT HIGH SPEED BIT CLOCK
    2.
    发明申请
    HIGH SPEED DATA TESTING WITHOUT HIGH SPEED BIT CLOCK 有权
    高速数据测试无高速位时钟

    公开(公告)号：US20130030767A1

    公开(公告)日：2013-01-31

    申请号：US13189926

    申请日：2011-07-25

    申请人： Miao Li ,  Xiaohua Kong ,  Nam V. Dang ,  Cheng Zhong

    发明人： Miao Li ,  Xiaohua Kong ,  Nam V. Dang ,  Cheng Zhong

    IPC分类号： G06F11/30

    CPC分类号： G01R31/3177 ,  G06F1/04 ,  G09G5/006 ,  G09G2350/00 ,  G09G2370/12

    摘要： System and method for testing a high speed data path without generating a high speed bit clock, includes selecting a first high speed data path from a plurality of data paths for testing. Coherent clock data patterns are driven on one or more of remaining data paths of the plurality of data paths, wherein the coherent clock data patterns are in coherence with a low speed base clock. The first high speed data path is sampled by the coherent clock data patterns to generate a sampled first high speed data path, which is then tested at a speed of the low speed base clock.

    摘要翻译： 用于测试高速数据路径而不产生高速位时钟的系统和方法包括从多个数据路径中选择第一高速数据路径进行测试。 在多个数据路径的一个或多个剩余数据路径上驱动相干时钟数据模式，其中相干时钟数据模式与低速基准时钟保持一致。 第一高速数据路径被相干时钟数据模式采样，以产生采样的第一高速数据路径，然后以低速基准时钟的速度进行测试。

    TUNING VOLTAGE RANGE EXTENSION CIRCUIT AND METHOD
    4.
    发明申请
    TUNING VOLTAGE RANGE EXTENSION CIRCUIT AND METHOD 有权
    调谐电压范围扩展电路及方法

    公开(公告)号：US20130120071A1

    公开(公告)日：2013-05-16

    申请号：US13294902

    申请日：2011-11-11

    申请人： Swarna L. Navubothu ,  Cheng Zhong ,  Nam V. Dang ,  Xiaohua Kong

    发明人： Swarna L. Navubothu ,  Cheng Zhong ,  Nam V. Dang ,  Xiaohua Kong

    IPC分类号： H03L7/00 ,  G06F17/50

    CPC分类号： H03L7/0995 ,  H03K3/0315

    摘要： A circuit includes a first path including a first transistor and a first current source. The first transistor is responsive to a tuning voltage. The circuit also includes a tuning voltage range extension circuit responsive to the tuning voltage. The tuning voltage range extension circuit is configured to selectively change current supplied by the first path as the tuning voltage exceeds a capacity threshold of the first transistor.

    摘要翻译： 电路包括包括第一晶体管和第一电流源的第一路径。 第一晶体管响应调谐电压。 电路还包括响应于调谐电压的调谐电压范围扩展电路。 调谐电压范围扩展电路被配置为当调谐电压超过第一晶体管的容量阈值时选择性地改变由第一路径提供的电流。

    Tuning voltage range extension circuit and method
    5.
    发明授权
    Tuning voltage range extension circuit and method 有权
    调谐电压范围扩展电路及方法

    公开(公告)号：US08581667B2

    公开(公告)日：2013-11-12

    申请号：US13294902

    申请日：2011-11-11

    申请人： Swarna L. Navubothu ,  Cheng Zhong ,  Nam V. Dang ,  Xiaohua Kong

    发明人： Swarna L. Navubothu ,  Cheng Zhong ,  Nam V. Dang ,  Xiaohua Kong

    IPC分类号： H03K3/03 ,  H03L7/10

    CPC分类号： H03L7/0995 ,  H03K3/0315

    摘要： A circuit includes a first path including a first transistor and a first current source. The first transistor is responsive to a tuning voltage. The circuit also includes a tuning voltage range extension circuit responsive to the tuning voltage. The tuning voltage range extension circuit is configured to selectively change current supplied by the first path as the tuning voltage exceeds a capacity threshold of the first transistor.

    摘要翻译： 电路包括包括第一晶体管和第一电流源的第一路径。 第一晶体管响应调谐电压。 电路还包括响应于调谐电压的调谐电压范围扩展电路。 调谐电压范围扩展电路被配置为当调谐电压超过第一晶体管的容量阈值时选择性地改变由第一路径提供的电流。

    System and method of stabilizing charge pump node voltage levels
    6.
    发明授权
    System and method of stabilizing charge pump node voltage levels 有权
    稳定电荷泵节点电压电平的系统和方法

    公开(公告)号：US08581647B2

    公开(公告)日：2013-11-12

    申请号：US13293731

    申请日：2011-11-10

    申请人： Cheng Zhong ,  Swarna L. Navubothu ,  Nam V. Dang ,  Xiaohua Kong

    发明人： Cheng Zhong ,  Swarna L. Navubothu ,  Nam V. Dang ,  Xiaohua Kong

    IPC分类号： H03L7/06

    CPC分类号： H03L7/0893

    摘要： A method includes tracking a tuning voltage at a first circuit coupled to a first drain node of a first supply of a charge pump. The method also includes tracking the tuning voltage at a second circuit coupled to a second drain node of a second supply of the charge pump. The method further includes stabilizing a first voltage of the first drain node and a second voltage of the second drain node responsive to the tuning voltage.

    摘要翻译： 一种方法包括在耦合到电荷泵的第一电源的第一漏极节点的第一电路处跟踪调谐电压。 该方法还包括在耦合到电荷泵的第二电源的第二漏极节点的第二电路处跟踪调谐电压。 该方法还包括响应于调谐电压稳定第一漏极节点的第一电压和第二漏极节点的第二电压。

    SYSTEM AND METHOD OF STABILIZING CHARGE PUMP NODE VOLTAGE LEVELS
    7.
    发明申请
    SYSTEM AND METHOD OF STABILIZING CHARGE PUMP NODE VOLTAGE LEVELS 有权
    充电泵节电压水平稳定系统及方法

    公开(公告)号：US20130120040A1

    公开(公告)日：2013-05-16

    申请号：US13293731

    申请日：2011-11-10

    申请人： Cheng Zhong ,  Swarna L. Navubothu ,  Nam V. Dang ,  Xiaohua Kong

    发明人： Cheng Zhong ,  Swarna L. Navubothu ,  Nam V. Dang ,  Xiaohua Kong

    IPC分类号： H03L7/06

    CPC分类号： H03L7/0893

    摘要： A method includes tracking a tuning voltage at a first circuit coupled to a first drain node of a first supply of a charge pump. The method also includes tracking the tuning voltage at a second circuit coupled to a second drain node of a second supply of the charge pump. The method further includes stabilizing a first voltage of the first drain node and a second voltage of the second drain node responsive to the tuning voltage.

    摘要翻译： 一种方法包括在耦合到电荷泵的第一电源的第一漏极节点的第一电路处跟踪调谐电压。 该方法还包括在耦合到电荷泵的第二电源的第二漏极节点的第二电路处跟踪调谐电压。 该方法还包括响应于调谐电压稳定第一漏极节点的第一电压和第二漏极节点的第二电压。

    System and Method of Controlling Gain of an Oscillator
    9.
    发明申请
    System and Method of Controlling Gain of an Oscillator 失效
    控制振荡器增益的系统和方法

    公开(公告)号：US20130033329A1

    公开(公告)日：2013-02-07

    申请号：US13204267

    申请日：2011-08-05

    申请人： Zhi Zhu ,  Xiaohua Kong ,  Vannam Dang ,  Cheng Zhong

    发明人： Zhi Zhu ,  Xiaohua Kong ,  Vannam Dang ,  Cheng Zhong

    IPC分类号： H03L7/00

    CPC分类号： H03L7/099 ,  H03L1/00 ,  H03L2207/06

    摘要： A circuit includes a controllable oscillator and a controller coupled to the controllable oscillator. The controller is configured to provide a current control and a gain control to the controllable oscillator. The gain control is configured to change a gain of the controllable oscillator during a calibration process.

    摘要翻译： 电路包括可控振荡器和耦合到可控振荡器的控制器。 控制器被配置为向可控振荡器提供电流控制和增益控制。 增益控制被配置为在校准过程期间改变可控振荡器的增益。