公开(公告)号：US06281143B1

公开(公告)日：2001-08-28

申请号：US09334864

申请日：1999-06-17

申请人： Michael W C Huang ,  Hsueh-Hao Shih ,  Gwo-Shii Yang ,  Tri-Rung Yew

发明人： Michael W C Huang ,  Hsueh-Hao Shih ,  Gwo-Shii Yang ,  Tri-Rung Yew

IPC分类号： H01L2131

CPC分类号： H01L21/76897 ,  H01L21/28518 ,  H01L21/3143 ,  H01L21/321

摘要： A method for forming borderless contact is disclosed. The method includes providing a substrate with active areas and a trench isolation region in which the active areas are silcide. Then, the substrate is nitridized such that a titanium nitride layer is formed on the active areas and a silicon oxynitride is formed on the trench isolation region. A dielectric layer is deposited on the substrate and an opening is etched in the dielectric layer in which the opening overlies both a portion of the trench isolation region and a portion of the active area.

摘要翻译： 公开了一种形成无边界接触的方法。 该方法包括提供具有有源区的衬底和沟槽隔离区，其中有源区是硅化物。 然后，将衬底氮化，使得在有源区上形成氮化钛层，并在沟槽隔离区上形成氮氧化硅。 介电层沉积在衬底上，并且在电介质层中蚀刻开口，其中开口覆盖沟槽隔离区的一部分和有源区的一部分。

公开(公告)号：US06248644B1

公开(公告)日：2001-06-19

申请号：US09301210

申请日：1999-04-28

申请人： Gwo-Shii Yang ,  Hsueh-Hao Shih ,  Chih-Chien Liu ,  Tri-Rung Yew

发明人： Gwo-Shii Yang ,  Hsueh-Hao Shih ,  Chih-Chien Liu ,  Tri-Rung Yew

IPC分类号： H01L2176

CPC分类号： H01L21/76235

摘要： A method of fabricating a shallow trench isolation structure is described. A preserve layer is formed on a substrate. A trench is formed in the substrate and the preserve layer. An oxide layer is formed over the substrate to fill the trench. A wet densification step is performed in a moist environment. A planarization step is performed until the preserve layer is exposed. A shallow trench isolation structure is formed.

摘要翻译： 描述了制造浅沟槽隔离结构的方法。 在基板上形成保护层。 在衬底和保护层中形成沟槽。 在衬底上形成氧化物层以填充沟槽。 在潮湿的环境中进行湿致密化步骤。 进行平坦化步骤直到保护层被暴露。 形成浅沟槽隔离结构。

公开(公告)号：US06180492B2

公开(公告)日：2001-01-30

申请号：US09237298

申请日：1999-01-25

申请人： Hsueh-Hao Shih ,  Tri-Rung Yew ,  Water Lur ,  Gwo-Shii Yang

发明人： Hsueh-Hao Shih ,  Tri-Rung Yew ,  Water Lur ,  Gwo-Shii Yang

IPC分类号： H01L2176

CPC分类号： H01L21/76224

摘要： An improved method for forming shallow trench isolation structure is described. The present method comprises the steps of providing a pad oxide layer and a mask layer on a semiconductor substrate and forming a trench structure therein. Next, a liner oxide layer is formed on the surface of the trench structure in the semiconductor substrate and is extensively formed on the side surface of the mask layer exposed therein and the top surface of the mask layer by wet oxidation. A dielectric material is deposited on the liner oxide layer and fills the trench structure. The dielectric material layer is planarized. The mask layer and the pad oxide layer are then removed to form the isolation structures. The method for forming the shallow trench structures on a semiconductor structure in accordance with the present invention can eliminate the kink effect that occurs in the conventional method.

摘要翻译： 描述了一种用于形成浅沟槽隔离结构的改进方法。 本方法包括以下步骤：在半导体衬底上提供衬垫氧化物层和掩模层，并在其中形成沟槽结构。 接下来，在半导体衬底中的沟槽结构的表面上形成衬垫氧化物层，并且通过湿氧化在其中暴露于其中的掩模层的侧表面和掩模层的顶表面上广泛地形成衬里氧化物层。 电介质材料沉积在衬垫氧化物层上并填充沟槽结构。 介电材料层被平坦化。 然后去除掩模层和焊盘氧化物层以形成隔离结构。 根据本发明的在半导体结构上形成浅沟槽结构的方法可以消除在常规方法中发生的扭结效应。

公开(公告)号：US06221744B1

公开(公告)日：2001-04-24

申请号：US09234618

申请日：1999-01-20

申请人： Hsueh-Hao Shih ,  Juan-Yuan Wu ,  Tri-Rung Yew

发明人： Hsueh-Hao Shih ,  Juan-Yuan Wu ,  Tri-Rung Yew

IPC分类号： H02L21305

CPC分类号： H01L21/28035 ,  H01L29/4925

摘要： A method for forming a gate on a substrate for manufacturing semiconductor devices is described. The present method comprises the step of providing a gate oxide layer on top of a substrate. A polysilicon layer is overlaid on the gate oxide layer and then, a amorphous silicon layer is formed thereon. The stack of amorphous and polysilicon layers is defined to form a gate structure on gate oxide layer. Next, a thermal treatment is performed on the gate structure.

摘要翻译： 描述了一种用于在用于制造半导体器件的衬底上形成栅极的方法。 本方法包括在衬底的顶部上提供栅氧化层的步骤。 在栅氧化层上重叠多晶硅层，然后在其上形成非晶硅层。 限定非晶和多晶硅层的堆叠以在栅极氧化物层上形成栅极结构。 接下来，对栅极结构进行热处理。

公开(公告)号：US20060134863A1

公开(公告)日：2006-06-22

申请号：US11015154

申请日：2004-12-17

申请人： Hung-Wei Liu ,  Hsueh-Hao Shih ,  Szu-Yu Wang

发明人： Hung-Wei Liu ,  Hsueh-Hao Shih ,  Szu-Yu Wang

IPC分类号： H01L21/336 ,  H01L21/44

CPC分类号： H01L21/28525 ,  H01L21/28273 ,  H01L21/28282 ,  H01L21/28518 ,  H01L29/42324 ,  H01L29/4234

摘要： The present invention is directed to forming memory wordlines having a relatively lower sheet resistance. In one embodiment, a first poly-Si portion is deposited on a semiconductor substrate using a first precursor gas flow rate. A second poly-Si portion is deposited using a second precursor gas flow rate, where the second precursor flow rate higher than the first precursor gas flow rate. A tungsten silicide layer is deposited using silane gas. Wordlines are formed in trenches from poly-Si and WSix. A gate electrode is implanted.

摘要翻译： 本发明涉及形成具有相对较低的薄层电阻的记忆字线。 在一个实施例中，使用第一前体气体流速将第一多晶硅部分沉积在半导体衬底上。 使用第二前体气体流速沉积第二多晶硅部分，其中第二前体流速高于第一前体气体流速。 使用硅烷气体沉积硅化钨层。 字沟形成于poly-Si和WSix的沟槽中。 植入栅电极。

公开(公告)号：US06887757B2

公开(公告)日：2005-05-03

申请号：US10249867

申请日：2003-05-14

申请人： Kuang-Chao Chen ,  Hsueh-Hao Shih ,  Ling-Wuu Yang

发明人： Kuang-Chao Chen ,  Hsueh-Hao Shih ,  Ling-Wuu Yang

IPC分类号： H01L21/336 ,  H01L21/8246 ,  H01L27/105

CPC分类号： H01L27/11568 ,  H01L27/105 ,  H01L27/11573

摘要： A method of fabricating a flash memory device is provided. First, a substrate partitioned into a memory cell region and a peripheral circuit region is provided. A tunnel dielectric layer is formed over the memory cell region and a liner layer is formed over the peripheral circuit region. Thereafter, a patterned gate conductive layer is formed over the substrate. An inter-gate dielectric layer and a passivation layer are sequentially formed over the substrate. The passivation layer, the inter-gate dielectric layer, the gate conductive layer and the liner layer over the peripheral circuit region are removed. A gate dielectric layer is formed over the peripheral circuit region while the passivation layer over the memory cell region is converted into an oxide layer. Another conductive layer is formed over the substrate. The conductive layer, the oxide layer, the inter-gate dielectric layer and the gate conductive layer over the memory cell region are patterned to form a memory gate. The second conductive layer over the peripheral circuit region is similarly patterned to form a gate.

摘要翻译： 提供一种制造闪速存储器件的方法。 首先，提供分割为存储单元区域和外围电路区域的基板。 在存储单元区域上形成隧道介电层，并在外围电路区域上形成衬垫层。 此后，在衬底上形成图案化的栅极导电层。 栅极间电介质层和钝化层依次形成在衬底上。 外围电路区域上的钝化层，栅极间电介质层，栅极导电层和衬垫层被去除。 在外围电路区域上形成栅极电介质层，同时将存储单元区域上的钝化层转换成氧化物层。 在衬底上形成另一导电层。 将存储单元区域上的导电层，氧化物层，栅极间电介质层和栅极导电层图案化以形成存储栅极。 外围电路区域上的第二导电层类似地构图形成栅极。

公开(公告)号：USRE40113E1

公开(公告)日：2008-02-26

申请号：US10246826

申请日：2002-09-17

申请人： Yu-Shan Tai ,  H. T. Yang ,  Hsueh-Hao Shih ,  Kuen-Chu Chen

发明人： Yu-Shan Tai ,  H. T. Yang ,  Hsueh-Hao Shih ,  Kuen-Chu Chen

IPC分类号： H01L21/336 ,  H01L21/31

CPC分类号： H01L21/28185 ,  H01L21/02238 ,  H01L21/02255 ,  H01L21/02337 ,  H01L21/28211 ,  H01L21/31675

摘要： A method for fabricating gate oxide includes a dilute wet oxidation process with additional nitrogen and moisture and an annealing process with a nitrogen base gas, wherein the volume of additional nitrogen is about 6-12 6-20 times of the volume of the additional moisture. The method according to the invention improves the electrical quality of the gate oxide by raising the Qbd and by reducing the leakage current of the gate oxide.

摘要翻译： 一种制造栅极氧化物的方法包括具有额外氮和水分的稀释湿式氧化方法以及与氮气气体的退火处理，其中附加氮的体积约为<△delete-start id =“DEL-S-00001”的日期 =“20080226”？> 6-12 <？delete-end id =“DEL-S-00001”？> <？insert-start id =“INS-S-00001”date =“20080226”？> 6-20 < ？insert-end id =“INS-S-00001”？>附加水分体积的倍数。 根据本发明的方法通过提高栅极氧化物的栅极氧化物的电气质量和通过减小栅极氧化物的漏电流来改善电气质量。

公开(公告)号：US06911374B2

公开(公告)日：2005-06-28

申请号：US10604615

申请日：2003-08-05

申请人： Chin Hsiang Lin ,  Chin-Wei Liao ,  Hsueh-Hao Shih ,  Kuang-Chao Chen

发明人： Chin Hsiang Lin ,  Chin-Wei Liao ,  Hsueh-Hao Shih ,  Kuang-Chao Chen

IPC分类号： H01L21/762 ,  H01L21/76 ,  H01L21/31 ,  H01L21/469

CPC分类号： H01L21/76232 ,  H01L21/31111 ,  H01L21/31155

摘要： A fabrication method for a shallow trench isolation region is described. A part of the trench is filled with a first insulation layer, followed by performing a surface treatment process to form a surface treated layer on the surface of a part of the first insulation layer. The surface treated layer is then removed, followed by forming a second insulation layer on the first insulation layer and filling the trench to form a shallow trench isolation region. Since a part of the trench is first filled with the first insulation layer, followed by removing a portion of the first insulation layer, the aspect ratio of the trench is lower before the filling of the second insulation in the trench. The adverse result, such as, void formation in the shallow trench isolation region due to a high aspect ratio, is thus prevented.

摘要翻译： 描述了浅沟槽隔离区域的制造方法。 沟槽的一部分填充有第一绝缘层，随后进行表面处理工艺以在第一绝缘层的一部分的表面上形成表面处理层。 然后去除表面处理层，随后在第一绝缘层上形成第二绝缘层，并填充沟槽以形成浅沟槽隔离区域。 由于沟槽的一部分首先填充有第一绝缘层，接着除去第一绝缘层的一部分，沟槽的纵横比在填充沟槽中的第二绝缘体之前较低。 因此防止由于高纵横比而导致浅沟槽隔离区域中的空隙形成的不良结果。

公开(公告)号：US06319861B1

公开(公告)日：2001-11-20

申请号：US09562529

申请日：2000-05-02

申请人： Hsueh-Hao Shih ,  Alan Cheng ,  Juan-Yuan Wu

发明人： Hsueh-Hao Shih ,  Alan Cheng ,  Juan-Yuan Wu

IPC分类号： H01L2131

CPC分类号： H01L21/02046 ,  H01L21/02049

摘要： A method for improving the quality of a deposited layer over a silicon substrate in a selective deposition where the silicon substrate has a native oxide layer thereon. A plasma reaction using a halogen compound as a reactive agent is performed so that the native oxide layer is transformed into a silicon halide layer and then removed at low pressure. A layer of the desired material is formed over the native oxide free silicon substrate surface by selective deposition.

摘要翻译： 一种用于在选择性沉积中提高硅衬底上的沉积层的质量的方法，其中硅衬底上具有自然氧化物层。 进行使用卤素化合物作为反应剂的等离子体反应，使得天然氧化物层转变成卤化硅层，然后在低压下除去。 通过选择性沉积在所述自然无氧化物硅衬底表面上形成所需材料层。

公开(公告)号：US6121095A

公开(公告)日：2000-09-19

申请号：US191913

申请日：1998-11-13

申请人： Yu-Shan Tai ,  H. T. Yang ,  Hsueh-Hao Shih ,  Kuen-Chu Chen

发明人： Yu-Shan Tai ,  H. T. Yang ,  Hsueh-Hao Shih ,  Kuen-Chu Chen

IPC分类号： H01L21/28 ,  H01L21/316 ,  H01L21/336 ,  H01L21/31

CPC分类号： H01L21/28185 ,  H01L21/02238 ,  H01L21/02255 ,  H01L21/02337 ,  H01L21/28211 ,  H01L21/31675

摘要： A method for fabricating gate oxide includes a dilute wet oxidation process with additional nitrogen and moisture and an annealing process with a nitrogen base gas, wherein the volume of additional nitrogen is about 6-12 times of the volume of the additional moisture. The method according to the invention improves the electrical quality of the gate oxide by raising the Q.sub.bd and by reducing the leakage current of the gate oxide.

摘要翻译： 一种用于制造栅极氧化物的方法包括具有额外氮和水分的稀释湿式氧化方法以及与氮气气体的退火过程，其中附加氮的体积是附加水分体积的约6-12倍。 根据本发明的方法通过提高Qbd并减小栅极氧化物的漏电流来改善栅极氧化物的电气质量。