公开(公告)号：US20100149849A1

公开(公告)日：2010-06-17

申请号：US12709620

申请日：2010-02-22

申请人： Mohammed Taufique ,  Derwin Jallice ,  Donald W. McCauley ,  John P. DeVale ,  Edward A. Brekelbaum ,  Jeffrey P. Rupley, II ,  Gabriel H. Loh ,  Bryan Black

发明人： Mohammed Taufique ,  Derwin Jallice ,  Donald W. McCauley ,  John P. DeVale ,  Edward A. Brekelbaum ,  Jeffrey P. Rupley, II ,  Gabriel H. Loh ,  Bryan Black

IPC分类号： G11C5/02 ,  G11C5/06

CPC分类号： G11C7/18 ,  G11C5/025 ,  G11C7/1048 ,  H01L25/0655 ,  H01L25/0657 ,  H01L2924/0002 ,  H01L2924/00

摘要： For one disclosed embodiment, an apparatus may comprise a first die including a first plurality of memory cells for a memory array and a second die including a second plurality of memory cells for the memory array. The second die may include a shared line for the memory array to conduct digital signals for memory cells of both the first and second plurality of memory cells. Other embodiments are also disclosed.

摘要翻译： 对于一个公开的实施例，装置可以包括第一管芯，其包括用于存储器阵列的第一多个存储单元和包括用于存储器阵列的第二多个存储单元的第二管芯。 第二管芯可以包括用于存储器阵列的共享线，以对第一和第二多个存储器单元的存储器单元进行数字信号。 还公开了其他实施例。

公开(公告)号：US08059441B2

公开(公告)日：2011-11-15

申请号：US12709620

申请日：2010-02-22

申请人： Mohammed H. Taufique ,  Derwin Jallice ,  Donald W. McCauley ,  John P. DeVale ,  Edward A. Brekelbaum ,  Jeffrey P. Rupley, II ,  Gabriel H. Loh ,  Bryan Black

发明人： Mohammed H. Taufique ,  Derwin Jallice ,  Donald W. McCauley ,  John P. DeVale ,  Edward A. Brekelbaum ,  Jeffrey P. Rupley, II ,  Gabriel H. Loh ,  Bryan Black

IPC分类号： G11C5/06

CPC分类号： G11C7/18 ,  G11C5/025 ,  G11C7/1048 ,  H01L25/0655 ,  H01L25/0657 ,  H01L2924/0002 ,  H01L2924/00

摘要： For one disclosed embodiment, an apparatus may comprise a first die including a first plurality of memory cells for a memory array and a second die including a second plurality of memory cells for the memory array. The second die may include a shared line for the memory array to conduct digital signals for memory cells of both the first and second plurality of memory cells. Other embodiments are also disclosed.

摘要翻译： 对于一个公开的实施例，装置可以包括第一管芯，其包括用于存储器阵列的第一多个存储单元和包括用于存储器阵列的第二多个存储单元的第二管芯。 第二管芯可以包括用于存储器阵列的共享线，以对第一和第二多个存储器单元的存储器单元进行数字信号。 还公开了其他实施例。

公开(公告)号：US07692946B2

公开(公告)日：2010-04-06

申请号：US11771054

申请日：2007-06-29

申请人： Mohammed H. Taufique ,  Derwin Jallice ,  Donald W. McCauley ,  John P. DeVale ,  Edward A. Brekelbaum ,  Jeffrey P. Rupley, II ,  Gabriel H. Loh ,  Bryan Black

发明人： Mohammed H. Taufique ,  Derwin Jallice ,  Donald W. McCauley ,  John P. DeVale ,  Edward A. Brekelbaum ,  Jeffrey P. Rupley, II ,  Gabriel H. Loh ,  Bryan Black

IPC分类号： G11C5/06

CPC分类号： G11C7/18 ,  G11C5/025 ,  G11C7/1048 ,  H01L25/0655 ,  H01L25/0657 ,  H01L2924/0002 ,  H01L2924/00

摘要： For one disclosed embodiment, an apparatus may comprise a first die including a first plurality of memory cells for a memory array and a second die including a second plurality of memory cells for the memory array. The second die may include a shared line for the memory array to conduct digital signals for memory cells of both the first and second plurality of memory cells. Other embodiments are also disclosed.

摘要翻译： 对于一个公开的实施例，装置可以包括第一管芯，其包括用于存储器阵列的第一多个存储单元和包括用于存储器阵列的第二多个存储单元的第二管芯。 第二管芯可以包括用于存储器阵列的共享线，以对第一和第二多个存储器单元的存储器单元进行数字信号。 还公开了其他实施例。

公开(公告)号：US20090001601A1

公开(公告)日：2009-01-01

申请号：US11771054

申请日：2007-06-29

申请人： Mohammed H. Taufique ,  Derwin Jallice ,  Donald W. McCauley ,  John P. DeVale ,  Jeffrey P. Rupley, II ,  Edward A. Brekelbaum ,  Gabriel H. Loh ,  Bryan Black

发明人： Mohammed H. Taufique ,  Derwin Jallice ,  Donald W. McCauley ,  John P. DeVale ,  Jeffrey P. Rupley, II ,  Edward A. Brekelbaum ,  Gabriel H. Loh ,  Bryan Black

IPC分类号： H01L23/48

CPC分类号： G11C7/18 ,  G11C5/025 ,  G11C7/1048 ,  H01L25/0655 ,  H01L25/0657 ,  H01L2924/0002 ,  H01L2924/00

摘要： For one disclosed embodiment, an apparatus may comprise a first die including a first plurality of memory cells for a memory array and a second die including a second plurality of memory cells for the memory array. The second die may include a shared line for the memory array to conduct digital signals for memory cells of both the first and second plurality of memory cells. Other embodiments are also disclosed.

摘要翻译： 对于一个公开的实施例，装置可以包括第一管芯，其包括用于存储器阵列的第一多个存储单元和包括用于存储器阵列的第二多个存储单元的第二管芯。 第二管芯可以包括用于存储器阵列的共享线，以对第一和第二多个存储器单元的存储器单元进行数字信号。 还公开了其他实施例。

公开(公告)号：US07418551B2

公开(公告)日：2008-08-26

申请号：US10886402

申请日：2004-07-06

申请人： John P. DeVale ,  Bryan P. Black ,  Edward A. Brekelbaum ,  Jeffrey P. Rupley, II

发明人： John P. DeVale ,  Bryan P. Black ,  Edward A. Brekelbaum ,  Jeffrey P. Rupley, II

IPC分类号： G06F12/00

CPC分类号： G06F9/3826 ,  G06F9/3824 ,  G06F9/3836 ,  G06F9/3857 ,  G06F9/3859 ,  G06F12/0875 ,  Y02D10/13

摘要： A technique to use available register cache resources if register file resources are unavailable. Embodiments of the invention pertain to a register cache writeback algorithm for storing writeback data to a register cache if register file write ports or space is unavailable.

摘要翻译： 如果注册文件资源不可用，则使用可用的注册缓存资源的技术。 如果寄存器文件写入端口或空间不可用，本发明的实施例涉及用于将写回数据存储到寄存器高速缓存的寄存器高速缓存回写算法。