-
1.发明授权Dynamic accelerator reconfiguration via compiler-inserted initialization message and configuration address and size information 有权通过编译器插入的初始化消息和配置地址和大小信息来动态加速器重新配置公开(公告)号：US08473715B2
公开(公告)日：2013-06-25
申请号：US13160257
申请日：2011-06-14
IPC分类号： G06F15/00 , G06F15/76 , G06F9/00 , G06F9/24 , G06F15/177
CPC分类号： G06F9/3877 , G06F15/177 , G06F15/7867
摘要： A method and apparatus for enabling usage of an accelerator device in a processor socket is herein described. A set of inter-processor messages is utilized to initialize a configuration/memory space of the accelerator device. As an example, a first set of inter-processor interrupts (IPIs) is sent to indicate a base address of a memory space and a second set of IPIs is sent to indicate a size of the memory space. Furthermore, similar methods and apparatus' are herein described for dynamic reconfiguration of an accelerator device in a processor socket.
摘要翻译： 这里描述了一种用于使处理器插座中的加速器装置能够使用的方法和装置。 使用一组处理器间消息来初始化加速器装置的配置/存储器空间。 作为示例，发送第一组处理器间中断（IPI）以指示存储器空间的基址，并且发送第二组IPI以指示存储器空间的大小。 此外，这里描述了类似的方法和装置，用于处理器插座中的加速器装置的动态重新配置。
-
公开(公告)号：US08082418B2
公开(公告)日：2011-12-20
申请号：US11958080
申请日：2007-12-17
IPC分类号： G06F15/00 , G06F15/76 , G06F9/00 , G06F9/24 , G06F15/177
CPC分类号： G06F9/3877 , G06F15/177 , G06F15/7867
摘要： A method and apparatus for enabling usage of an accelerator device in a processor socket is herein described. A set of inter-processor messages is utilized to initialize a configuration/memory space of the accelerator device. As an example, a first set of inter-processor interrupts (IPIs) is sent to indicate a base address of a memory space and a second set of IPIs is sent to indicate a size of the memory space. Furthermore, similar methods and apparatus' are herein described for dynamic reconfiguration of an accelerator device in a processor socket.
摘要翻译： 这里描述了一种用于使处理器插座中的加速器装置能够使用的方法和装置。 使用一组处理器间消息来初始化加速器装置的配置/存储器空间。 作为示例，发送第一组处理器间中断（IPI）以指示存储器空间的基址，并且发送第二组IPI以指示存储器空间的大小。 此外，这里描述了类似的方法和装置，用于处理器插座中的加速器装置的动态重新配置。
-
公开(公告)号：US20110246691A1
公开(公告)日：2011-10-06
申请号：US13160257
申请日：2011-06-14
IPC分类号： G06F13/36
CPC分类号： G06F9/3877 , G06F15/177 , G06F15/7867
摘要： A method and apparatus for enabling usage of an accelerator device in a processor socket is herein described. A set of inter-processor messages is utilized to initialize a configuration/memory space of the accelerator device. As an example, a first set of inter-processor interrupts (IPIs) is sent to indicate a base address of a memory space and a second set of IPIs is sent to indicate a size of the memory space. Furthermore, similar methods and apparatus' are herein described for dynamic reconfiguration of an accelerator device in a processor socket.
摘要翻译： 这里描述了一种用于使处理器插座中的加速器装置能够使用的方法和装置。 使用一组处理器间消息来初始化加速器装置的配置/存储器空间。 作为示例，发送第一组处理器间中断（IPI）以指示存储器空间的基址，并且发送第二组IPI以指示存储器空间的大小。 此外，这里描述了类似的方法和装置，用于处理器插座中的加速器装置的动态重新配置。
-
公开(公告)号：US20100077179A1
公开(公告)日：2010-03-25
申请号：US11958080
申请日：2007-12-17
CPC分类号： G06F9/3877 , G06F15/177 , G06F15/7867
摘要： A method and apparatus for enabling usage of an accelerator device in a processor socket is herein described. A set of inter-processor messages is utilized to initialize a configuration/memory space of the accelerator device. As an example, a first set of inter-processor interrupts (IPIs) is sent to indicate a base address of a memory space and a second set of IPIs is sent to indicate a size of the memory space. Furthermore, similar methods and apparatus' are herein described for dynamic reconfiguration of an accelerator device in a processor socket.
摘要翻译： 这里描述了一种用于使处理器插座中的加速器装置能够使用的方法和装置。 使用一组处理器间消息来初始化加速器装置的配置/存储器空间。 作为示例，发送第一组处理器间中断（IPI）以指示存储器空间的基址，并且发送第二组IPI以指示存储器空间的大小。 此外，这里描述了类似的方法和装置，用于处理器插座中的加速器装置的动态重新配置。
-
5.发明申请公开(公告)号：US20090089475A1
公开(公告)日：2009-04-02
申请号：US11906098
申请日：2007-09-28
IPC分类号： G06F13/14
CPC分类号： G06F13/28 , G06F13/102 , G06F13/385 , H04L49/90 , H04L49/9063
摘要： Methods and apparatus relating to a low latency interface between a device driver and a network interface device are described. In one embodiment, a network interface card (NIC) and a processor may be coupled through a coherent interconnection, e.g., to allow for coherent communication of data between buffers in the NIC and the processor. Other embodiments are also disclosed.
摘要翻译： 描述了与设备驱动器和网络接口设备之间的低延迟接口有关的方法和设备。 在一个实施例中，网络接口卡（NIC）和处理器可以通过相干互连耦合，例如，以允许在NIC和处理器中的缓冲器之间的数据的相干通信。 还公开了其他实施例。
-
6.发明授权公开(公告)号：US09323500B2
公开(公告)日：2016-04-26
申请号：US13785528
申请日：2013-03-05
申请人： Brian Hickmann , Dennis Bradford , Thomas Fletcher
发明人： Brian Hickmann , Dennis Bradford , Thomas Fletcher
CPC分类号： G06F7/60 , G06F1/324 , G06F1/3243 , G06F7/48 , G06F7/483 , G06F7/5443 , G06F7/57 , G06F9/30 , G06F9/3001 , G06F2207/3884 , Y02D10/126 , Y02D10/152
摘要： In an embodiment, a fused multiply-add (FMA) circuit is configured to receive a plurality of input data values to perform an FMA instruction on the input data values. The circuit includes a multiplier unit and an adder unit coupled to an output of the multiplier unit, and a control logic to receive the input data values and to reduce switching activity and thus reduce power consumption of one or more components of the circuit based on a value of one or more of the input data values. Other embodiments are described and claimed.
-
-
-
-
-
搜索结果
6 条记录 (耗时 0.02 秒)
