公开(公告)号：US5821771A

公开(公告)日：1998-10-13

申请号：US651101

申请日：1996-05-21

申请人： Rakesh H. Patel ,  John Costello ,  Myron Wong

发明人： Rakesh H. Patel ,  John Costello ,  Myron Wong

IPC分类号： H03K19/177 ,  H03K17/00

CPC分类号： H03K19/17764 ,  H03K19/1778 ,  H03K19/17784

摘要： A system and method for programming elements in an integrated circuit. The system allows for selection of an internal voltage supply and an external supply. Provision is also possible for improved testing techniques.

摘要翻译： 一种用于在集成电路中编程元件的系统和方法。 该系统允许选择内部电源和外部电源。 提供改进的测试技术也是可行的。

公开(公告)号：US07733159B1

公开(公告)日：2010-06-08

申请号：US10804712

申请日：2004-03-18

申请人： Rafael Camarota ,  John Costello ,  Myron Wong

发明人： Rafael Camarota ,  John Costello ,  Myron Wong

IPC分类号： H03K3/10

CPC分类号： H03K19/00315 ,  H03K17/08122 ,  H03K2217/0018

摘要： Circuits, methods, and apparatus for limiting voltages received by devices in input/output cells to less than the device's breakdown voltage. An exemplary embodiment of the present invention provides an input/output cell having one or more clamp diodes and resistors configured to limit voltages seen by the gates of the devices in the input/output cell. In one embodiment, the clamp diodes are on-chip, while the resistors are off-chip. In a specific embodiment, the clamp diode is connected between an input pad for the input output cell and a supply voltage VCC, while a resistor is off-chip and in series with the input pad. In another specific embodiment, a series of clamp diodes are coupled between ground and an input pad, while a resistor is off-chip and in series with the input pad. In another embodiment, the clamp diode or diodes may be programmably or selectively disconnected. These clamp diodes may be disabled to protect against latch-up. Integrated circuits that are consistent with the present invention may include one or more of these and the other features described.

摘要翻译： 用于将输入/输出单元中的器件接收的电压限制为小于器件的击穿电压的电路，方法和装置。 本发明的一个示例性实施例提供一种输入/输出单元，其具有一个或多个钳位二极管和电阻器，其被配置为限制由输入/输出单元中的器件的栅极所看到的电压。 在一个实施例中，钳位二极管是芯片上的，而电阻器是片外的。 在具体实施例中，钳位二极管连接在用于输入输出单元的输入焊盘和电源电压VCC之间，而电阻器是片外并与输入焊盘串联的。 在另一个具体实施例中，一系列钳位二极管耦合在接地和输入焊盘之间，而电阻器是片外且与输入焊盘串联的。 在另一个实施例中，钳位二极管或二极管可以可编程地或选择性地断开。 这些钳位二极管可能被禁用以防止闭锁。 与本发明一致的集成电路可以包括所描述的这些和其他特征中的一个或多个。

公开(公告)号：US5732020A

公开(公告)日：1998-03-24

申请号：US717775

申请日：1996-09-24

申请人： Myron Wong ,  John Costello

发明人： Myron Wong ,  John Costello

IPC分类号： G11C16/14 ,  G11C16/16 ,  G11C11/34 ,  G11C7/00

CPC分类号： G11C16/16 ,  G11C16/14

摘要： Circuitry and methods for performing a global erase of an array of electrically-erasable programmable read-only memory (EEPROM) transistors are provided. The voltages used to erase the EEPROM transistors are controlled so that the maximum voltage across the gate oxide of previously erased transistors in the array does not exceed a predetermined maximum acceptable voltage level, thereby avoiding gate oxide damage due to high electric fields.

摘要翻译： 提供了用于执行电可擦除可编程只读存储器（EEPROM）晶体管阵列的全局擦除的电路和方法。 控制用于擦除EEPROM晶体管的电压，使得阵列中以前被擦除的晶体管的栅极氧化物两端的最大电压不超过预定的最大可接受的电压电平，从而避免由于高电场引起的栅极氧化物损坏。

公开(公告)号：US07375551B1

公开(公告)日：2008-05-20

申请号：US11335032

申请日：2006-01-18

申请人： Thomas H. White ,  William Bradley Vest ,  Dirk Alan Reese ,  Myron Wong

发明人： Thomas H. White ,  William Bradley Vest ,  Dirk Alan Reese ,  Myron Wong

IPC分类号： H03K19/173

CPC分类号： G06F17/5054 ,  H03K19/17764

摘要： Techniques and circuitry provide fast, accurate, proper, and reliable transfer of configuration data from an on-chip nonvolatile memory to the programmable logic core of a programmable logic integrated circuit. A first technique includes not allowing the programmable logic to be configured until the data held in the on-chip nonvolatile memory can be read correctly and reliably. A second technique includes verifying the configuration data is transferred from the nonvolatile memory to the programmable logic core correctly and without error during the transfer process. These two techniques may be combined or used individually during the configuration of an integrated circuit.

摘要翻译： 技术和电路提供从片上非易失性存储器到可编程逻辑集成电路的可编程逻辑核心的快速，准确，适当和可靠的配置数据传输。 第一种技术包括不允许配置可编程逻辑，直到可以正确可靠地读取保持在片上非易失性存储器中的数据。 第二种技术包括验证在传送过程中配置数据是否从非易失性存储器传送到可编程逻辑核心，并且在传送过程中没有错误。 这两种技术可以在集成电路的配置期间单独组合或使用。

公开(公告)号：US06774707B1

公开(公告)日：2004-08-10

申请号：US10050004

申请日：2002-01-14

申请人： Mian Smith ,  Myron Wong ,  Guu Lin ,  Stephanie Tran

发明人： Mian Smith ,  Myron Wong ,  Guu Lin ,  Stephanie Tran

IPC分类号： G05F110

CPC分类号： H02M3/073

摘要： Charge pump circuits and methods of the present invention step up an input voltage to provide an output voltage. The charge pump circuits have one or more stages. Each stage may include a capacitor and a transistor. Each stage adds an incremental voltage to an input voltage. The capacitors elevate the voltage at a terminal of the transistors in each stage in response to a clock signal to provide the incremental voltage. The output voltage is the sum of the input voltage and the incremental voltages provided by each stage. One or more of the stages of the charge pump circuit may have a depletion transistor. Depletion transistors may be field-effect transistors that have a lower threshold voltage as a result of an implant in the channel region of the device.

摘要翻译： 本发明的电荷泵电路和方法升高输入电压以提供输出电压。 电荷泵电路具有一个或多个阶段。 每个级可以包括电容器和晶体管。 每个阶段向输入电压增加一个增量电压。 电容器响应于时钟信号提升每级晶体管端子处的电压，以提供增量电压。 输出电压是输入电压和每级提供的增量电压之和。 电荷泵电路的一个或多个阶段可以具有耗尽晶体管。 耗尽晶体管可以是由于在器件的沟道区域中的注入而具有较低阈值电压的场效应晶体管。