利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

5 条记录 (耗时 0.029 秒)

    Noisy channel emulator for high speed data
    3.
    发明申请
    Noisy channel emulator for high speed data 有权
    噪声通道模拟器用于高速数据

    公开(公告)号：US20050262402A1

    公开(公告)日：2005-11-24

    申请号：US10848496

    申请日：2004-05-18

    申请人： Raul Ballester ,  Adriaan De Lind Van Wijngaarden ,  Ralf Dohmen ,  Bernd Dotterweich ,  Swen Wunderlich

    发明人： Raul Ballester ,  Adriaan De Lind Van Wijngaarden ,  Ralf Dohmen ,  Bernd Dotterweich ,  Swen Wunderlich

    IPC分类号： G06F11/00

    CPC分类号： H04L1/241

    摘要： Bit error patterns for high speed data systems are generated by randomly distributing a first error pattern of G bits, output from a group of substantially uncorrelated bit error generators, into a second error pattern of N bits, where G and N are integers and G is less than or equal to N. In one embodiment, G bit error generators produce a G bit error pattern per bit period. Each bit error generator operates at a prescribed bit error rate. A distribution element randomly rearranges the order and placement of the G bits produced during a single bit period within an N bit grouping. The N bit group corresponds to N consecutive bits of data with which the error bits can be combined. Each bit error generator can be realized by a linear feedback shift register or its equivalent. Different primitive polynomials and different lengths can be used for each linear feedback shift register. In addition, outputs from fewer than all the shift register stages are utilized to generate each error bit.

    摘要翻译： 通过将从一组基本上不相关的位错误发生器输出的G位的第一错误模式随机分配到N位的第二错误模式中，产生用于高速数据系统的位错误模式，其中G和N是整数，G是 小于或等于N.在一个实施例中，G位错误发生器产生每位周期的G位错误模式。 每个位错误发生器以规定的位错误率运行。 分配元素随机重新排列在N位分组内的单个位周期期间产生的G位的顺序和位置。 N位组对应于可以组合错误位的N个连续的数据位。 每个位错误发生器可以由线性反馈移位寄存器或其等效物来实现。 每个线性反馈移位寄存器可以使用不同的原始多项式和不同的长度。 此外，利用来自少于所有移位寄存器级的输出来产生每个错误位。

    Noisy channel emulator for high speed data
    4.
    发明授权
    Noisy channel emulator for high speed data 有权
    噪声通道模拟器用于高速数据

    公开(公告)号：US07426666B2

    公开(公告)日：2008-09-16

    申请号：US10848496

    申请日：2004-05-18

    申请人： Raul Benet Ballester ,  Adriaan J. De Lind Van Wijngaarden ,  Ralf Dohmen ,  Bernd Dotterweich ,  Swen Wunderlich

    发明人： Raul Benet Ballester ,  Adriaan J. De Lind Van Wijngaarden ,  Ralf Dohmen ,  Bernd Dotterweich ,  Swen Wunderlich

    IPC分类号： G01R31/28

    CPC分类号： H04L1/241

    摘要： Bit error patterns for high speed data systems are generated by randomly distributing a first error pattern of G bits, output from a group of substantially uncorrelated bit error generators, into a second error pattern of N bits, where G and N are integers and G is less than or equal to N. In one embodiment, G bit error generators produce a G bit error pattern per bit period. Each bit error generator operates at a prescribed bit error rate. A distribution element randomly rearranges the order and placement of the G bits produced during a single bit period within an N bit grouping. The N bit group corresponds to N consecutive bits of data with which the error bits can be combined. Each bit error generator can be realized by a linear feedback shift register or its equivalent. Different primitive polynomials and different lengths can be used for each linear feedback shift register. In addition, outputs from fewer than all the shift register stages are utilized to generate each error bit.

    摘要翻译： 通过将从一组基本上不相关的位错误发生器输出的G位的第一错误模式随机分配到N位的第二错误模式中，产生用于高速数据系统的位错误模式，其中G和N是整数，G是 小于或等于N.在一个实施例中，G位错误发生器产生每位周期的G位错误模式。 每个位错误发生器以规定的位错误率运行。 分配元素随机重新排列在N位分组内的单个位周期期间产生的G位的顺序和位置。 N位组对应于可以组合错误位的N个连续的数据位。 每个位错误发生器可以由线性反馈移位寄存器或其等效物来实现。 每个线性反馈移位寄存器可以使用不同的原始多项式和不同的长度。 此外，利用来自少于所有移位寄存器级的输出来产生每个错误位。

    Flexible CDMA combiner
    5.
    发明授权
    Flexible CDMA combiner 有权
    灵活的CDMA组合器

    公开(公告)号：US06735189B1

    公开(公告)日：2004-05-11

    申请号：US09466228

    申请日：1999-12-17

    申请人： Ralf-Dieter Kukla ,  Bernd Dotterweich

    发明人： Ralf-Dieter Kukla ,  Bernd Dotterweich

    IPC分类号： H04B7216

    CPC分类号： H04W88/08 ,  H04B1/7115 ,  H04B1/7117 ,  H04B1/712

    摘要： A combiner (CMB) comprises a number (K) of subprocessing units (S1, S2, Sk) which each combine digital data values from input data sets with a higher processing rate. A single selector (M3) is used for cyclically reading out the addition results from the respective subprocessing units (SU1, . . . ,SUk). The invention allows to flexibly combine data from any desired input onto a specific output.

    摘要翻译： 组合器（CMB）包括数个（K）个子处理单元（S1，S2，Sk），每个子处理单元组合来自具有较高处理速率的输入数据集的数字数据值。 单个选择器（M3）用于周期性地读出各个子处理单元（SU1，...，SUk）的相加结果。 本发明允许将来自任何所需输入的数据灵活地组合到特定输出上。