公开(公告)号：US5131968A

公开(公告)日：1992-07-21

申请号：US565761

申请日：1990-07-31

申请人： Raymond C. Wells ,  Frank S. d'Aragona

发明人： Raymond C. Wells ,  Frank S. d'Aragona

IPC分类号： H01L21/02 ,  H01L21/20

CPC分类号： B32B38/162 ,  B32B37/0007 ,  B32B37/10 ,  H01L21/2007 ,  H01L21/67092 ,  Y10S148/135

摘要： An apparatus and method for improved wafer bonding by scrubbing, spin drying, aligning, and pressing the polished wafers together. The first wafer (13) is mounted on a flat wafer chuck (11) and a second wafer (14) is mounted on a convex pressure gradient chuck (10). Wafers are scrubbed until a polished contamination free surface is obtained and pressed together. The convex pressure gradient chuck exerts a higher pressure at the center of the wafer than at the periphery of the wafer.

摘要翻译： 通过洗涤，旋转干燥，对准和将抛光的晶片压在一起来改进晶片接合的装置和方法。 第一晶片（13）安装在平板晶片卡盘（11）上，第二晶片（14）安装在凸压力梯度卡盘（10）上。 洗涤晶片，直到获得抛光的无污染表面并压在一起。 凸形压力梯度卡盘在晶片的中心处施加比在晶片周边更高的压力。

公开(公告)号：US5268326A

公开(公告)日：1993-12-07

申请号：US951991

申请日：1992-09-28

申请人： Israel A. Lesk ,  Frank S. d'Aragona ,  Francine Y. Robb ,  Raymond C. Wells

发明人： Israel A. Lesk ,  Frank S. d'Aragona ,  Francine Y. Robb ,  Raymond C. Wells

IPC分类号： H01L21/762 ,  H01L21/76

CPC分类号： H01L21/76264 ,  H01L21/76275 ,  H01L21/76286 ,  Y10S148/012 ,  Y10S148/135 ,  Y10S438/928

摘要： A dielectric and conductive isolated island is fabricated by providing an active wafer having a first and a second major surface, a doped region extending from the first surface, and a trench formed at the first surface. A conductive layer is formed on the first surface and in the trench. A planarizable layer comprised of a dielectric layer is then formed on the conductive layer. A handle wafer is bonded to the planarizable layer. The active wafer and the handle wafer are heated so that the doped region diffuses along the conductive layer to form an equalized concentration of dopant along the conductive layer which diffuses into the active wafer to form the doped region adjacent all of the conductive layer. A portion of the second surface of the active wafer is then removed so that at least a portion of the dielectric layer of the planarizable layer is exposed.

摘要翻译： 通过提供具有第一和第二主表面的活性晶片，从第一表面延伸的掺杂区域和形成在第一表面处的沟槽来制造电介质和导电隔离岛。 在第一表面和沟槽中形成导电层。 然后在导电层上形成由电介质层构成的可平坦化层。 把手晶片结合到可平面化层。 加热有源晶片和处理晶片，使得掺杂区域沿着导电层扩散，以沿着扩散到有源晶片中的导电层形成均匀浓度的掺杂剂，以形成与所有导电层相邻的掺杂区域。 然后去除活性晶片的第二表面的一部分，使得可平面化层的电介质层的至少一部分被暴露。

公开(公告)号：US5314107A

公开(公告)日：1994-05-24

申请号：US999342

申请日：1992-12-31

申请人： Frank S. d'Aragona ,  Raymond C. Wells ,  Sherry L. F. Helsel

发明人： Frank S. d'Aragona ,  Raymond C. Wells ,  Sherry L. F. Helsel

IPC分类号： H01L21/00 ,  H01L21/68 ,  H01L21/30

CPC分类号： H01L21/68 ,  H01L21/67092 ,  Y10S414/138

摘要： A method for joining a number of first and second wafers (11,12) having one polished surface in preparation for direct wafer bonding is provided. The method involves placing a number of first (11) and the same number of second (12) wafers into slots (16) of a retainer (14) so that each of the polished surfaces of the number of first wafers (11) is forced to contact one of the polished surfaces of the number of second wafers (12).

摘要翻译： 提供了一种用于连接具有一个抛光表面的多个第一和第二晶片（11,12）的准备用于直接晶片接合的方法。 该方法包括将多个第一（11）和相同数量的第二（12）晶片放置在保持器（14）的狭槽（16）中，使得第一晶片（11）的数量的每个抛光表面被强制 以接触多个第二晶片（12）的抛光表面之一。

公开(公告)号：US4818323A

公开(公告)日：1989-04-04

申请号：US66673

申请日：1987-06-26

申请人： Frank S. d'Aragona ,  Hang M. Liaw

发明人： Frank S. d'Aragona ,  Hang M. Liaw

IPC分类号： B23K20/233 ,  H01L21/58 ,  H01L21/98 ,  B23K20/02 ,  B23K20/24 ,  B23K35/30

CPC分类号： H01L25/50 ,  B23K20/233 ,  H01L24/26 ,  H01L24/83 ,  H01L2224/8319 ,  H01L2224/8385 ,  H01L2224/83894 ,  H01L2924/01014 ,  H01L2924/01078 ,  H01L2924/07802 ,  Y10S148/012

摘要： A silicon wafer bonding technique is described utilizing low pressures and a dissolvable gas to substantially eliminate voids formed between the bonding surfaces of two wafers.

摘要翻译： 使用低压和可溶解气体来描述硅晶片接合技术，以基本上消除在两个晶片的接合表面之间形成的空隙。

公开(公告)号：US5369304A

公开(公告)日：1994-11-29

申请号：US929232

申请日：1992-08-14

申请人： Israel A. Lesk ,  Francine Y. Robb ,  Lewis E. Terry ,  Frank S. d'Aragona

发明人： Israel A. Lesk ,  Francine Y. Robb ,  Lewis E. Terry ,  Frank S. d'Aragona

IPC分类号： H01L21/225 ,  H01L21/3205 ,  H01L23/52 ,  H01L29/45 ,  H01L29/74 ,  H01L23/485 ,  H01L29/46

CPC分类号： H01L29/45 ,  H01L29/452 ,  Y10S148/012 ,  Y10S257/915

摘要： A plurality of doped areas (12, 13, 14) are formed on a surface of a semiconductor wafer. A titanium nitride layer (17) is used for covering the plurality of doped areas (12, 13, 14) and for providing electrical connection between the doped areas (12, 13, 14). The titanium nitride layer (17) substantially prevents dopants from diffusing into the titanium nitride ( 17 ) and subsequently counterdoping the doped areas (12, 13, 14) during subsequent high temperature processing operations.

摘要翻译： 在半导体晶片的表面上形成多个掺杂区域（12,13,14）。 氮化钛层（17）用于覆盖多个掺杂区域（12,13,14）并用于在掺杂区域（12,13,14）之间提供电连接。 氮化钛层（17）基本上防止掺杂剂在随后的高温处理操作期间扩散到氮化钛（17）中并随后反掺杂掺杂区域（12,13,14）。

公开(公告)号：US5183769A

公开(公告)日：1993-02-02

申请号：US696405

申请日：1991-05-06

申请人： Robert E. Rutter ,  Frank S. d'Aragona

发明人： Robert E. Rutter ,  Frank S. d'Aragona

IPC分类号： H01L21/02 ,  H01L21/20 ,  H01L21/225 ,  H01L21/285 ,  H01L21/331 ,  H01L21/336 ,  H01L21/74 ,  H01L29/08 ,  H01L29/739 ,  H01L29/78

CPC分类号： H01L29/66333 ,  H01L21/2007 ,  H01L21/2254 ,  H01L21/28512 ,  H01L21/743 ,  H01L29/0834 ,  H01L29/7395 ,  Y10S148/012 ,  Y10S148/135

摘要： An intermediate contact layer (16) is created within a vertical current flow semiconductor device such as an enhanced insulated gate bipolar transistor (EIGBT) (17). An active wafer (11) that is used for forming active elements of the device is wafer bonded to a conductor (16) that is on a surface of a substrate wafer (12). The wafer bonding not only forms the intermediate contact layer (16) but also diffuses a series of P (18) and N (19) regions into the active wafer (11) thereby forming ohmic contacts between the P (18) and N (19) regions and the intermediate contact layer (16). The substrate wafer (12) provides support for the active wafer (11) during subsequent wafer processing operations.

摘要翻译： 在诸如增强型绝缘栅双极晶体管（EIGBT）（17）的垂直电流流动半导体器件内形成中间接触层（16）。 用于形成器件的有源元件的活性晶片（11）晶片结合到衬底晶片（12）表面上的导体（16）上。 晶片接合不仅形成中间接触层（16），而且还将一系列P（18）和N（19）区域扩散到有源晶片（11）中，从而在P（18）和N（19）之间形成欧姆接触 ）区域和中间接触层（16）。 衬底晶片（12）在随后的晶片处理操作期间为活动晶片（11）提供支撑。

公开(公告)号：US5323059A

公开(公告)日：1994-06-21

申请号：US966822

申请日：1992-10-26

申请人： Robert E. Rutter ,  Frank S. d'Aragona

发明人： Robert E. Rutter ,  Frank S. d'Aragona

IPC分类号： H01L21/02 ,  H01L21/20 ,  H01L21/225 ,  H01L21/285 ,  H01L21/331 ,  H01L21/336 ,  H01L21/74 ,  H01L29/08 ,  H01L29/739 ,  H01L29/78 ,  H01L23/48 ,  H01L23/52 ,  H01L29/40 ,  H01L29/74

CPC分类号： H01L29/66333 ,  H01L21/2007 ,  H01L21/2254 ,  H01L21/28512 ,  H01L21/743 ,  H01L29/0834 ,  H01L29/7395 ,  Y10S148/012 ,  Y10S148/135

摘要： Briefly stated, the present invention provides a vertical current flow semiconductor device (17). The vertical current flow semiconductor device (17) includes a semiconductor substrate (12) having an intermediate conductor layer (16) on a surface of the substrate (12). An active layer (11) that is used for forming active elements (20, 21, 22, 23) of the vertical current flow semiconductor device (17) is on the intermediate conductor layer (16). The intermediate conductor layer (16) forms an ohmic contact with the active layer (11).

摘要翻译： 简而言之，本发明提供了一种垂直电流流动半导体器件（17）。 垂直电流流动半导体器件（17）包括在衬底（12）的表面上具有中间导体层（16）的半导体衬底（12）。 用于形成垂直电流流动半导体器件（17）的有源元件（20,21,22,23）的有源层（11）位于中间导体层（16）上。 中间导体层（16）与有源层（11）形成欧姆接触。

公开(公告)号：US5141887A

公开(公告)日：1992-08-25

申请号：US687192

申请日：1991-04-17

申请人： Hang M. Liaw ,  Frank S. d'Aragona ,  Raymond M. Roop ,  Dennis R. Olsen

发明人： Hang M. Liaw ,  Frank S. d'Aragona ,  Raymond M. Roop ,  Dennis R. Olsen

IPC分类号： H01L21/18 ,  H01L21/306

CPC分类号： H01L21/02046 ,  H01L21/187 ,  Y10S148/012

摘要： A method of fabricating a low voltage, deep junction semiconductor device includes providing first and second wafers of opposite conductivity types, each having a dopant concentration of at least 4.0.times.10.sup.16 atoms/cc. After cleaning the wafers and removing heavy metal impurities therefrom by gettering, the wafers are bonded together. This method results in the successful fabrication of semiconductor devices having a junction depth in the range of 20 to 500 microns and a breakdown voltage of less than 20 volts.

摘要翻译： 制造低电压深结半导体器件的方法包括提供具有至少4.0×10 16原子/ cc的掺杂剂浓度的相反导电类型的第一和第二晶片。 在清洗晶片并通过吸气除去重金属杂质之后，将晶片结合在一起。 该方法导致半导体器件的成功制造，其结深在20至500微米的范围内，击穿电压小于20伏。